0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

NVMe简介之AXI总线

高速传输与存储 来源:高速传输与存储 作者:高速传输与存储 2025-05-21 09:29 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

NVMe需要用AXI总线进行高速传输。这里,AXI总线是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)协议中的重要组成部分,主要面向高性能、高带宽、低延时的片内互连需求。AXI4总线则是AXI总线的第四代版本,主要包含三种类型的接口,分别是面向高性能地址映射通信的AXI4接口、面向轻量级单次地址映射通信的AXI4-Lite接口和面向高速数据流传输的AXI4-Stream接口。如表1所示展示了三种类型接口的主要特点对比。
表1 三种类型AXI4接口对比

wKgZPGgn8quAL4WWAACYuzmI3Yg148.png

AXI4总线具有读写地址、数据通道分离的特性,使控制通道与数据通道分离、读通道与写通道分离,从而具有并行处理的能力,大幅提高了总线传输带宽和传输效率。AXI4总线可分为写通道和读通道。写通道由写地址通道、写数据通道、写响应通道组成。写地址通道数据流从主机指向从机,主要传递地址和控制信息;写数据通道数据流从主机指向从机,主要传递数据信息;写响应通道数据流从从机指向主机,主要反馈写请求事务的响应信息。如图2所示为写通道组成结构。

wKgZPGgn8yaAWAC7AACBxUwA1w4895.png

AXI 写通道架构示意图

读通道与写通道有相似的结构,由读地址通道和读数据通道组成。读地址通道数据流从主机指向从机,实现地址和控制信息的传递;读数据通道数据流由从机指向主机,实现数据的传输。与写通道相比,读通道没有单独的响应通道,读响应信息包含在读数据通道中由从机反馈到主机。如图3所示为读通道组成结构。

wKgZO2gn85SAY9wVAABdkqk2exc448.png

图3 AXI 读通道架构

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口
    +关注

    关注

    33

    文章

    9601

    浏览量

    157628
  • 总线
    +关注

    关注

    10

    文章

    3060

    浏览量

    91869
  • AXI
    AXI
    +关注

    关注

    1

    文章

    145

    浏览量

    18020
  • nvme
    +关注

    关注

    0

    文章

    300

    浏览量

    23914
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0软核控制器IP,纯逻辑实现,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    NVMe AXI4 Host Controller IP1介绍NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD,无需CPU,自动加速处理所有的
    发表于 11-14 22:40

    NVMe高速传输摆脱XDMA设计44:工程设计考量?

    和复位接口外, 有两个 AXI 总线接口, 分别连接到 axi_uart 模块和 NoPHAE 模块。 axi_uart模块为 Xilinx 提供的串口 IP, 通过此 IP 可以更清
    发表于 11-12 09:52

    NVMe高速传输摆脱XDMA设计24: UVM 验证包设计

    axi4_lite_agent 中包含 axi4_lite_drv、 axi4_lite_mon、 axi4_lite_sqr 三个组件,分别提供
    发表于 08-29 14:33

    NVMe高速传输摆脱XDMA设计23:UVM验证平台

    NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4 接口,其中AXI4-Lite 和 AXI4
    发表于 08-26 09:49

    NVMe高速传输摆脱XDMA设计23:UVM验证平台

    NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4 接口,其中AXI4-Lite 和 AXI4
    的头像 发表于 08-25 18:53 3255次阅读
    <b class='flag-5'>NVMe</b>高速传输<b class='flag-5'>之</b>摆脱XDMA设计23:UVM验证平台

    NVMe高速传输摆脱XDMA设计20: PCIe应答模块设计

    和数据传输AXI总线的写通道。完成条目的字段长度为128比特,因此无需进行数据缓存,跟随地址映射发送到队列管理模块。AXI Master驱动负责将解析的字段与缓存的数据组成AXI写传输
    发表于 08-12 16:04

    NVMe高速传输摆脱XDMA设计25:UVM验证平台

    NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4 接口,其中AXI4-Lite 和 AXI4
    的头像 发表于 08-04 16:52 922次阅读
    <b class='flag-5'>NVMe</b>高速传输<b class='flag-5'>之</b>摆脱XDMA设计25:UVM验证平台

    NVMe高速传输摆脱XDMA设计14: PCIe应答模块设计

    管理模块的完成条目处理单元和数据传输AXI总线的写通道。完成条目的字段长度为128比特,因此无需进行数据缓存,跟随地址映射发送到队列管理模块。AXI Master驱动负责将解析的字段与缓存的数据组成
    发表于 08-04 16:44

    NVMe高速传输摆脱XDMA设计18:UVM验证平台

    NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4 接口,其中AXI4-Lite 和 AXI4
    发表于 07-31 16:39

    RDMA简介8AXI分析

    AXI4 总线是第四代 AXI 总线,其定义了三种总线接口,分别为:AXI4、
    的头像 发表于 06-24 23:22 778次阅读
    RDMA<b class='flag-5'>简介</b>8<b class='flag-5'>之</b><b class='flag-5'>AXI</b>分析

    RDMA简介9AXI 总线协议分析2

    ​ 这里以功能完备的 AXI4 接口举例说明 AXI4 总线的相关特点。AXI4 总线采用读写通道分离且数据通道与控制通道分离的方式,这样的
    发表于 06-24 18:02

    RDMA简介8AXI 总线协议分析1

    AXI 总线是一种高速片内互连总线,其定义于由 ARM 公司推出的 AMBA 协议中,主要用于高性能、高带宽、低延迟、易集成的片内互连需求。AXI4
    发表于 06-24 18:00

    NVMe IPAXI4总线分析

    1AXI4总线协议 AXI4总线协议是由ARM公司提出的一种片内总线协议 ,旨在实现SOC中各模块之间的高效可靠的数据传输和管理。
    发表于 06-02 23:05

    NVMe协议简介AXI总线

    NVMe需要用AXI总线进行高速传输。这里,AXI总线是ARM公司提出的AMBA(Advanced Microcontroller Bus
    发表于 05-17 10:27

    NVMe控制器IP设计接口转换

    这是NVMe控制器IP设计系列博客之一,其他的见本博客或csdn搜用户名:tiantianuser。相关视频见B站用户名:专注与守望。 接口转换模块负责完成AXI4接口与控制器内部的自定义接口之间
    发表于 05-10 14:33