思尔芯亮相芯和半导体大会，以数字前端EDA解决方案应对设计新挑战

2024年10月25日，芯和半导体用户大会在上海圆满落下帷幕，其“集成系统创新，连接智能未来”的主题展现了深远的洞察力和前瞻性，聚焦于系统设计分析的前沿领域，并深入探讨了AI Chiplet系统与高速高频系统的前沿技术、成功案例及生态合作策略。作为国内首家数字EDA供应商，思尔芯此次作为芯和重要生态伙伴受邀出席，并在展会中全面展示了其数字前端EDA全流程解决方案。

在人工智能浪潮席卷各行业的当下，从Open AI到英伟达Blackwell GPU，从ChatGPT到Sora大模型，再到AI数据中心与无人驾驶，各领域正经历着前所未有的变革。这一变革对半导体设计提出了更高要求，传统SoC设计方法已难以满足当前对高算力、大带宽与低需求的综合挑战。未来，Chiplet异构集成芯片将进一步向全面系统化方向迈进，以满足信息感知、计算、存储与传输的一体化需求。

面对这些新兴挑战，包括系统级设计支持、高级建模/模拟与验证、系统规范性测试、统一开发环境以及大数据与复杂运算处理能力在内的技术难题层出不穷。EDA行业需通过创新理念、工具、设计方法与策略来适应这些变化。思尔芯创始人、董事长兼CEO林俊雄对此指出：“针对芯片设计的新挑战，我们依托‘精准芯策略’（Precision Chip Strategy, PCS），运用异构验证方法，结合并行驱动与左移周期策略，旨在确保芯片设计正确（Design the Chip Right），也确保设计正确芯片（Design the Right Chip）。”

在大会的生态展示区，思尔芯作为长期生态伙伴，展示了其针对新挑战的数字前端EDA全流程解决方案。该方案涵盖了异构验证的多个环节，包括架构设计（芯神匠）、软件仿真（芯神驰）、硬件仿真（芯神鼎）和原型验证（芯神瞳），全面覆盖从IP开发至系统验证的全过程。此外，通过数字电路调试软件（芯神觉）及丰富的外置应用库/降速桥/VIP，思尔芯构建了一个全面的设计、验证和调试环境，从而有效达成“确保芯片设计正确”的目标。
此外，通过芯神瞳原型验证与芯神匠的协同建模，将RTL代码融入原型验证，确保设计模型与最终芯片一致。此模型运行速度接近实际芯片，支持提前软件开发、客户演示及各项认证（如汽车电子安全认证），显著缩短开发周期，实现设计与验证流程的时间“左移”，实现“确保设计正确芯片”的目标。这一全面解决方案不仅展现了思尔芯的技术实力，也为推动半导体产业生态的繁荣发展贡献了重要力量。
随着半导体技术的不断演进和新兴应用场景的持续涌现，构建开放合作、协同创新的产业生态已成为推动行业发展的关键。思尔芯一直以来致力于推动生态合作，此次芯和半导体用户大会不仅为其提供了一个展示数字前端EDA全流程解决方案的舞台，更是深化与行业内伙伴合作的契机。未来思尔芯将持续深化与芯和半导体等生态伙伴的合作，共同探索前沿技术，优化解决方案，加速半导体设计流程的创新与升级，共同迎接智能未来的挑战。