2025 RISC-V中国峰会｜思尔芯以数字EDA赋能产业生态，加速商业创新

7月16日至19日，2025 RISC-V中国峰会在上海举行。作为RISC-V生态深度参与者和重要推动者，思尔芯在峰会期间表现亮眼：不仅于展区展示最新数字EDA解决方案，并与开芯院、玄铁、Andes晶心科技等核心伙伴联合呈现合作成果；同时，公司副总裁陈英仁出任EDA分论坛副主席，资深工程师杨德豪也在该论坛发表技术演讲，分享加速RISC-V商业落地的实践与洞见。

赋能RISC-V落地创新

思尔芯凭借广泛的数字EDA产品组合，为RISC-V产业链提供多样化解决方案，覆盖从IP验证到系统级验证需求。合作覆盖RISC-V主流厂商，公司深度协同主流RISC-V厂商，定制专属方案加速产品开发，赋能差异化创新。

在本次峰会上，思尔芯的验证工具在多元场景中展现卓越性能。不仅现场演示了香山图形化CPU案例，更是公布了其最新一代原型验证系统S8-100在香山昆明湖16核RISC-V处理器+NoC互联系统的复杂验证流程应用成果。并在香山开源社区大会上被授予“战略贡献伙伴”荣誉。同时，玄铁R908高能效比、高实时性处理器在S7-19P逻辑系统上流畅运行，实时演示效果验证了其低延时与高可靠性。Andes晶心科技64位RISC-V矢量处理器IP核AX45MPV，在S8-100逻辑系统上透过ACE框架高效运行Linux操作系统及大语言模型。这些实践印证了思尔芯以灵活、高效的数字EDA工具，持续推动RISC-V商业创新落地。

定义RISC-V验证新范式

RISC-V验证接口(RVVI)为指令集架构(ISA)合规性与功能正确性验证提供了标准化框架。然而，随着定制化扩展带来的设计复杂度提升，RVVI依赖的传统仿真验证方法已显现瓶颈—限制执行速度、调试可视性及系统级验证的可扩展性。

在18日的EDA分论坛上，思尔芯杨德豪带来了题为《基于事务的加速技术在RISC-V高速高质量验证中的应用》分享。本次演讲阐述如何通过基于事务的加速技术(TBA)增强RVVI能力，借助虚拟原型与硬件仿真(如思尔芯的芯神匠和芯神鼎)的协同仿真，实现高速高质量的验证流程。通过将RVVI测试场景解耦为可重用的事务流，证明TBA既能保持RVVI的合规检查能力，又可加速系统级验证。

思尔芯副总裁陈英仁表示 “基于在RISC-V验证领域多年的技术积累，思尔芯持续推动自身产品与生态协同进化。未来我们将进一步深化与生态伙伴的协同创新，共同拓展多元化应用场景，加速RISC-V技术从底层验证到商业落地的突破。”