0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD将转向UCIe构建Chiplet

微云疏影 来源:综合整理 作者:综合整理 2024-04-03 10:00 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

AMD或向UCIe靠拢?

尽管AMD早在几年前便率先探索Chiplet(小芯片)设计的可能性,其中包括自行开发的Infinity Fabric高速互联技术。然而今时今日,他们正考虑采纳共享于英特尔等十家顶级科技公司的通用Chiplet的高速互联标准——UCIe。

眼下,众多的EPYC、Ryzen以及Instinct MI300系列芯片均依赖自研的Infinity Fabric技术完成小芯片间的连接,不过这一技术仍未避免延迟及能量效率不足的缺陷。此外,由于这是AMD独有的专利技术,其他第三方无法获准运用,因此在与其他厂商的小芯片互联过程中势必面临兼容性挑战。

对比之下,英特尔发起的通用Chiplet的高速互联标准——UCIe,它致力于确立一套开源且易互操作的标准。通过先进封装技术,多个来自不同供应商的小芯片可聚集一处,并得以实现高效的互联互通。

AMD阐释,UCIe不仅可以充当小芯片生态系统和数据库,同时也是第三方实施模块化Chiplet设计的契机;用户只须自产核心的小芯片,其余模块则可选配采用UCIe标准化的外来产品,如此可以有无限可能的组合,从而加速产品上市速度。然而想要实现这一境界的关键在于必须有均匀的互连标准以及成熟的设计平台支持。

尽管AMD积极参与UCIe标准联盟的行动,并有高管表达出对采用UCIe标准构建小芯片的兴趣所在,但最终是否将推出相应产品尚需进一步观望。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • amd
    amd
    +关注

    关注

    25

    文章

    5707

    浏览量

    140397
  • chiplet
    +关注

    关注

    6

    文章

    499

    浏览量

    13645
  • UCIe
    +关注

    关注

    0

    文章

    53

    浏览量

    2033
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Chiplet异构集成的先进互连技术

    半导体产业正面临传统芯片缩放方法遭遇基本限制的关键时刻。随着人工智能和高性能计算应用对计算能力的需求呈指数级增长,业界已转向Chiplet异构集成作为解决方案。本文探讨支持这一转变的前沿互连技术,内容来自新加坡微电子研究院在2025年HIR年会上发表的研究成果[1]。
    的头像 发表于 02-02 16:00 2798次阅读
    多<b class='flag-5'>Chiplet</b>异构集成的先进互连技术

    Robotec.ai与AMD Silo AI的合作实践

    。秉承 Robotec.ai 的使命,AMD Silo AI 正通过 Robotec.ai 的开源 AI 驱动数字孪生仿真工具,助力构建安全、人性化的机器人技术。
    的头像 发表于 01-28 16:23 877次阅读

    西门子EDA如何推动Chiplet技术商业化落地

    全球半导体产业正从旷日持久的竞速赛,转向以创新为核心的全新范式。在这场革命中,Chiplet(小芯片)技术来到了聚光灯下,它主张复杂系统分解为模块化的小芯片,通过先进封装技术进行异构集成,从而开辟了一条通往更高性能密度的路径。
    的头像 发表于 01-24 10:14 1304次阅读

    跃昉科技受邀出席第四届HiPi Chiplet论坛

    随着摩尔定律放缓与AI算力需求的爆发式增长,传统芯片设计模式正面临研发成本高昂、能耗巨大、迭代周期长的多重压力。在此背景下,Chiplet(芯粒)技术成为推动集成电路产业持续演进的关键路径。2025
    的头像 发表于 12-28 16:36 881次阅读
    跃昉科技受邀出席第四届HiPi <b class='flag-5'>Chiplet</b>论坛

    得一微电子受邀出席第四届HiPi Chiplet论坛

    演进路径,深度融入芯粒(Chiplet)生态构建与人工智能技术赋能等核心议题,旨在为高性能芯片产业加速突破注入核心动能。
    的头像 发表于 12-25 15:42 613次阅读

    UCIe协议代际跃迁驱动开放芯粒生态构建

    在芯片技术从 “做大单片” (单片SoC)向 “小芯片组合” (芯粒式设计)转型的当下,一套统一的互联标准变得至关重要。UCIe协议便是一套芯粒芯片互联的 “通用语言”。
    的头像 发表于 11-14 14:32 1616次阅读
    <b class='flag-5'>UCIe</b>协议代际跃迁驱动开放芯粒生态<b class='flag-5'>构建</b>

    解构Chiplet,区分炒作与现实

    来源:内容来自半导体行业观察综合。目前,半导体行业对芯片(chiplet)——一种旨在与其他芯片组合成单一封装器件的裸硅片——的讨论非常热烈。各大公司开始规划基于芯片的设计,也称为多芯片系统。然而
    的头像 发表于 10-23 12:19 525次阅读
    解构<b class='flag-5'>Chiplet</b>,区分炒作与现实

    Chiplet与先进封装全生态首秀即将登场!汇聚产业链核心力量共探生态协同新路径!

    科技牵头打造的“Chiplet与先进封装生态专区”首次以系统化、全景式的形态登场,集中呈现我国先进封装产业链的整体实力与最新成果。         行业首秀系统化呈现先进封装全景生态     在本届湾芯展上,中国先进封装生态迎来行业首秀。首个以
    的头像 发表于 10-14 10:13 700次阅读
    <b class='flag-5'>Chiplet</b>与先进封装全生态首秀即将登场!汇聚产业链核心力量共探生态协同新路径!

    手把手教你设计Chiplet

    SoC功能拆分成更小的异构或同构芯片(称为芯片集),并将这些Chiplet集成到单个系统级封装(SIP)中,其中总硅片尺寸可能超过单个SoC的光罩尺寸。SIP不仅
    的头像 发表于 09-04 11:51 934次阅读
    手把手教你设计<b class='flag-5'>Chiplet</b>

    Cadence基于台积电N4工艺交付16GT/s UCIe Gen1 IP

    我们很高兴展示基于台积电成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 IP 一次流片成功且眼图清晰开阔,为寻求 Die-to-Die连接的客户再添新选择。
    的头像 发表于 08-25 16:48 2231次阅读
    Cadence基于台积电N4工艺交付16GT/s <b class='flag-5'>UCIe</b> Gen1 IP

    新思科技UCIe IP解决方案实现片上网络互连

    与HBM DRAM堆叠裸片之间对高带宽连接的需求。本文深入探讨UCIe支持的不同接口,以实现片上网络(NoC)互连。
    的头像 发表于 08-04 15:17 2931次阅读

    重磅!AMD恢复向中国出口MI308芯片!

    电子发烧友网获悉,AMD向中国出口的MI308芯片恢复出货。AMD方面表示,“我们最近收到特朗普政府的通知,向中国出口MI308产品的许可证申请将被推进至审核流程。我们计划在许可证获批后恢复
    的头像 发表于 07-15 20:52 3788次阅读

    线控转向直流无刷电机的控制策略研究

    【摘要】建立了线控转向系统机械路感模拟和直流无刷电机的数学模型。针对线控转向系统需要直流无刷电机响应快、鲁性高的要求,采用双闭环控制策略,其中电流环采用PID控制,转角环采用滑膜变结构控制。通过
    发表于 07-15 15:22

    技术资讯 I 完整的 UCIe 信号完整性分析流程和异构集成合规性检查

    3D异质集成(3DHI)技术可将不同类型、垂直堆叠的半导体芯片或芯粒(chiplet)集成在一起,打造高性能系统。因此,处理器、内存和射频等不同功能可以集成到单个芯片或封装上,从而提高性能和效率
    的头像 发表于 06-13 16:27 706次阅读
    技术资讯 I 完整的 <b class='flag-5'>UCIe</b> 信号完整性分析流程和异构集成合规性检查

    从技术封锁到自主创新:Chiplet封装的破局之路

    从产业格局角度分析Chiplet技术的战略意义,华芯邦如何通过技术积累推动中国从“跟跑”到“领跑”。
    的头像 发表于 05-06 14:42 1072次阅读