0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD将转向UCIe构建Chiplet

微云疏影 来源:综合整理 作者:综合整理 2024-04-03 10:00 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

AMD或向UCIe靠拢?

尽管AMD早在几年前便率先探索Chiplet(小芯片)设计的可能性,其中包括自行开发的Infinity Fabric高速互联技术。然而今时今日,他们正考虑采纳共享于英特尔等十家顶级科技公司的通用Chiplet的高速互联标准——UCIe。

眼下,众多的EPYC、Ryzen以及Instinct MI300系列芯片均依赖自研的Infinity Fabric技术完成小芯片间的连接,不过这一技术仍未避免延迟及能量效率不足的缺陷。此外,由于这是AMD独有的专利技术,其他第三方无法获准运用,因此在与其他厂商的小芯片互联过程中势必面临兼容性挑战。

对比之下,英特尔发起的通用Chiplet的高速互联标准——UCIe,它致力于确立一套开源且易互操作的标准。通过先进封装技术,多个来自不同供应商的小芯片可聚集一处,并得以实现高效的互联互通。

AMD阐释,UCIe不仅可以充当小芯片生态系统和数据库,同时也是第三方实施模块化Chiplet设计的契机;用户只须自产核心的小芯片,其余模块则可选配采用UCIe标准化的外来产品,如此可以有无限可能的组合,从而加速产品上市速度。然而想要实现这一境界的关键在于必须有均匀的互连标准以及成熟的设计平台支持。

尽管AMD积极参与UCIe标准联盟的行动,并有高管表达出对采用UCIe标准构建小芯片的兴趣所在,但最终是否将推出相应产品尚需进一步观望。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • amd
    amd
    +关注

    关注

    25

    文章

    5652

    浏览量

    139059
  • chiplet
    +关注

    关注

    6

    文章

    485

    浏览量

    13510
  • UCIe
    +关注

    关注

    0

    文章

    52

    浏览量

    1994
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    UCIe协议代际跃迁驱动开放芯粒生态构建

    在芯片技术从 “做大单片” (单片SoC)向 “小芯片组合” (芯粒式设计)转型的当下,一套统一的互联标准变得至关重要。UCIe协议便是一套芯粒芯片互联的 “通用语言”。
    的头像 发表于 11-14 14:32 684次阅读
    <b class='flag-5'>UCIe</b>协议代际跃迁驱动开放芯粒生态<b class='flag-5'>构建</b>

    新思科技UCIe IP解决方案实现片上网络互连

    与HBM DRAM堆叠裸片之间对高带宽连接的需求。本文深入探讨UCIe支持的不同接口,以实现片上网络(NoC)互连。
    的头像 发表于 08-04 15:17 2324次阅读

    技术资讯 I 完整的 UCIe 信号完整性分析流程和异构集成合规性检查

    3D异质集成(3DHI)技术可将不同类型、垂直堆叠的半导体芯片或芯粒(chiplet)集成在一起,打造高性能系统。因此,处理器、内存和射频等不同功能可以集成到单个芯片或封装上,从而提高性能和效率
    的头像 发表于 06-13 16:27 471次阅读
    技术资讯 I 完整的 <b class='flag-5'>UCIe</b> 信号完整性分析流程和异构集成合规性检查

    Chiplet与先进封装设计中EDA工具面临的挑战

    Chiplet和先进封装通常是互为补充的。Chiplet技术使得复杂芯片可以通过多个相对较小的模块来实现,而先进封装则提供了一种高效的方式来这些模块集成到一个封装中。
    的头像 发表于 04-21 15:13 1746次阅读
    <b class='flag-5'>Chiplet</b>与先进封装设计中EDA工具面临的挑战

    浅谈Chiplet与先进封装

    随着半导体行业的技术进步,尤其是摩尔定律的放缓,芯片设计和制造商们逐渐转向了更为灵活的解决方案,其中“Chiplet”和“先进封装”成为了热门的概念。
    的头像 发表于 04-14 11:35 1031次阅读
    浅谈<b class='flag-5'>Chiplet</b>与先进封装

    Chiplet:芯片良率与可靠性的新保障!

    Chiplet技术,也被称为小芯片或芯粒技术,是一种创新的芯片设计理念。它将传统的大型系统级芯片(SoC)分解成多个小型、功能化的芯片模块(Chiplet),然后通过先进的封装技术这些模块连接在一起,形成一个完整的系统。这一技
    的头像 发表于 03-12 12:47 2059次阅读
    <b class='flag-5'>Chiplet</b>:芯片良率与可靠性的新保障!

    转向器有哪些类型?

    转向器又名转向机、方向机,是控制汽车行驶方向的转向系中最重要的部件,其主要作用是增大转向盘传到转向垂臂的力和改变力的传递方向。
    的头像 发表于 02-28 15:54 1010次阅读

    新思科技与英特尔携手完成UCIe互操作性测试

    近日,新思科技与英特尔携手合作,率先完成了UCIe(Universal Chiplet Interconnect Express)互操作性测试芯片演示,并成功推出了包含控制器、PHY(物理层)和验证
    的头像 发表于 02-18 14:18 789次阅读

    转向器是运用在那些装置的呢?

    转向器又称转向机、方向机,是汽车转向系统最重要的组成部分,也是转向系中的减速传动装置,它可以发动机(或电机)输出的部分机械能转化为压力能,
    的头像 发表于 02-12 16:47 982次阅读
    <b class='flag-5'>转向</b>器是运用在那些装置的呢?

    乾瞻科技UCIe IP设计定案,实现高速传输技术突破

    全球高速接口IP领域的佼佼者乾瞻科技(InPsytech, Inc.)近日宣布,其Universal Chiplet Interconnect Express(UCIe)系列产品在性能与效率方面
    的头像 发表于 01-21 10:44 847次阅读

    乾瞻科技宣布最新UCIe IP设计定案,推动高速传输技术突破

    新竹2025年1月16日 /美通社/ -- 高速接口IP领域的全球领导者乾瞻科技(InPsytech, Inc.)宣布,Universal Chiplet Interconnect Express
    发表于 01-17 10:55 314次阅读

    解锁Chiplet潜力:封装技术是关键

    如今,算力极限挑战正推动着芯片设计的技术边界。Chiplet的诞生不仅仅是技术的迭代,更是对未来芯片架构的革命性改变。然而,要真正解锁Chiplet技术的无限潜力, 先进封装技术 成为了不可或缺
    的头像 发表于 01-05 10:18 1861次阅读
    解锁<b class='flag-5'>Chiplet</b>潜力:封装技术是关键

    PCIe 6.0 互操作性PHY验证测试方案

    由于CPU、GPU、加速器和交换机的创新,超大规模数据中心的接口需要更快的数据传输,不仅在计算和内存之间,还涉及网络。PCI Express (PCIe®) 成为这些互连的基础,支持构建 CXL
    的头像 发表于 01-02 08:43 1373次阅读
    PCIe 6.0 互操作性PHY验证测试方案

    Alpahwave Semi推出全球首个64Gbps UCIe D2D互联IP子系统

    半导体连接IP领域的领先企业Alpahwave Semi近日宣布了一项重大突破,成功推出了全球首个64Gbps高速UCIe D2D(裸片对裸片)互联IP子系统。这一创新成果标志着Alpahwave
    的头像 发表于 12-25 14:49 1090次阅读

    晟联科UCIe+SerDes方案塑造高性能计算(HPC)新未来

    Semiconductor Trade Statistics UCIe+SerDes对大算力芯片的价值 目前,基于UCIe的Multi-Die Chiplet是实现More than Moore的重要手段,结合先进的2.5D和
    的头像 发表于 12-25 10:17 1227次阅读
    晟联科<b class='flag-5'>UCIe</b>+SerDes方案塑造高性能计算(HPC)新未来