0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FORESEE CXL 2.0内存拓展模块

江波龙电子 2024-03-28 08:19 次阅读

近年来,江波龙开启重投入模式,在企业级存储研发领域持续加大力度,打造eSSD+RDIMM产品应用组合和数据中心存储制造专线,目前已突破了多个领域的行业标杆客户,实现大规模量产和交付。

随着AI的快速发展,计算密集型工作负载对存储的低延迟、高带宽提出了前所未有的高要求。Compute Express Link(CXL)互连技术为数据中心的性能和效率提升开辟了新的途径。在前沿技术趋势的推动下,江波龙在本次CFMS2024率先发布并现场演示了其首款采用自研架构设计的FORESEE CXL 2.0内存拓展模块,支持内存池化共享,为企业级应用场景带来全新突破。该产品通过独特堆叠技术,能够基于16Gb SDP颗粒实现128GB大容量,相比业界同期水平实现成本大幅度下降的优势。

FORESEE CXL 2.0内存拓展模块基于 DDR5 DRAM开发,支持PCIe 5.0×8接口,理论带宽高达32GB/s,可与支持CXL规范E3.S接口的背板和服务器主板实现无缝连接,并减少高昂的内存成本和闲置的内存资源,大幅提高内存利用率,从而有效拓展服务器的内存容量并提升带宽性能,助力HPC、云计算、AI等应用场景释放潜能。

在容量方面,FORESEE CXL 2.0内存拓展模块可实现多种容量选择,包括64GB、128GB、192GB以及正在研发中的512GB,充分满足了用户在不同计算应用中的存储需求。值得一提的是,与市场上主流的32GB和64GB同类型产品相比,FORESEE CXL 2.0内存拓展模块在容量上展现出了显著的优势。目前,FORESEE CXL 2.0内存拓展模块与LPCAMM2产品均已做好全面量产的准备,将有序投入生产制造,以满足市场需求。

d2304fe2-ec98-11ee-9118-92fbcf53809c.jpg

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 内存
    +关注

    关注

    8

    文章

    2767

    浏览量

    72779
  • 拓展模块
    +关注

    关注

    0

    文章

    3

    浏览量

    5632
  • FORESEE
    +关注

    关注

    0

    文章

    25

    浏览量

    8921
收藏 人收藏

    评论

    相关推荐

    业界首创512GB CXL AIC内存扩展卡,江波龙革新AI与高性能计算领域内存技术

    、大吞吐量的浮点运算。在此背景下,江波龙日前在CFMS2024展出了一款基于Compute Express Link (CXL)技术的创新内存扩展设备——CXL 2.0 AIC
    发表于 04-17 14:40 146次阅读
    业界首创512GB <b class='flag-5'>CXL</b> AIC<b class='flag-5'>内存</b>扩展卡,江波龙革新AI与高性能计算领域<b class='flag-5'>内存</b>技术

    利用CXL技术重构基于RDMA的内存解耦合

    本文提出了一种基于RDMA和CXL的新型低延迟、高可扩展性的内存解耦合系统Rcmp。其显著特点是通过CXL提高了基于RDMA系统的性能,并利用RDMA克服了CXL的距离限制。
    发表于 02-29 10:05 545次阅读
    利用<b class='flag-5'>CXL</b>技术重构基于RDMA的<b class='flag-5'>内存</b>解耦合

    什么是CXL技术?CXL的三种模式、类型、应用

    CXL的目标:解决CPU和设备、设备和设备之间的内存鸿沟。服务器有巨大的内存池和数量庞大的基于PCIe运算加速器,每个上面都有很大的内存内存
    的头像 发表于 01-11 16:53 670次阅读
    什么是<b class='flag-5'>CXL</b>技术?<b class='flag-5'>CXL</b>的三种模式、类型、应用

    三星成功验证CXL(Compute Express Link)内存操作

    三星电子发布公告称,已与 Red Hat 合作,在真实用户环境中成功验证了 CXL (Compute Express Link) 内存操作;此举系业内首次,将进一步扩大其 CXL 生态系统。
    的头像 发表于 12-28 09:35 277次阅读

    三星电子与红帽成功验证CXL内存操作

      三星电子与开源软件巨头红帽(RedHat)联手,完成了在实际用户环境中的CXL(ComputeExpressLink)内存操作;此举系业内首次,将进一步扩大其 CXL 生态系统。
    的头像 发表于 12-27 15:56 387次阅读

    三星与红帽联合验证CXL内存与最新操作系统的兼容性

    三星透露,近期与开源软件巨头红帽达成深度合作,在现实的用户环境中首次证明了 Compute Express Link ™(CXL内存技术的可行性,此举预计会极大拓展三星的 CXL技术
    的头像 发表于 12-27 15:25 295次阅读

    佰维发布CXL 2.0 DRAM,赋能高性能计算

    导语: CXL是一种开放式全新互联技术标准,可在主机处理器与加速器、内存缓冲区、智能I/O设备等设备之间提供高带宽、低延迟连接,从而满足高性能异构计算的要求,并且其维护CPU/GPU内存空间和连接
    发表于 12-27 15:17 128次阅读
    佰维发布<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> DRAM,赋能高性能计算

    佰维公司成功推出支持CXL 2.0规范的CXL DRAM内存扩展模块

      近日,国内知名存储器制造企业佰维科技股份有限公司(以下简称“佰维”)欣然宣告,其在DRAM技术领域取得了重要突破——成功研发并量产了符合CXL 2.0规范的CXL DRAM内存扩展
    的头像 发表于 12-27 11:41 282次阅读

    佰维发布CXL 2.0 DRAM,赋能高性能计算

    导语: CXL是一种开放式全新互联技术标准,可在主机处理器与加速器、内存缓冲区、智能I/O设备等设备之间提供高带宽、低延迟连接,从而满足高性能异构计算的要求,并且其维护CPU/GPU内存空间和连接
    的头像 发表于 12-27 10:35 335次阅读
    佰维发布<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> DRAM,赋能高性能计算

    CXL技术的三种模式 CXL技术与其他技术的对比

    CXL的目标:解决CPU和设备、设备和设备之间的内存鸿沟。服务器有巨大的内存池和数量庞大的基于PCIe运算加速器,每个上面都有很大的内存内存
    发表于 10-30 14:30 5189次阅读
    <b class='flag-5'>CXL</b>技术的三种模式 <b class='flag-5'>CXL</b>技术与其他技术的对比

    美光推出内存扩展模块,加速CXL 2.0推广,并通过技术赋能计划助力拓展CXL生态系统

    服务器系统提供增强支持。CZ120模块使用Compute Express Link™ (CXL™)标准,并完全支持CXL 2.0 Type 3标准。美光CZ120通过独特的双通道
    的头像 发表于 08-11 10:15 342次阅读

    美光推出CZ120内存扩展模块

    支持。CZ120 模块使用 Compute Express Link (CXL)标准,并完全支持 CXL 2.0 Type 3 标准。美光 CZ120 通过独特的双通道
    的头像 发表于 08-10 14:12 587次阅读

    CXL 2.0设备发现的迷人路径

    CXL 2.0 规范在 PCIe 配置空间映射寄存器中定义了多个新的 PCIe 指定供应商特定扩展功能 (DVSEC)。以下是 CXL 2.0 设备的一些强制性 DVSEC。
    的头像 发表于 05-25 17:22 1038次阅读
    <b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>设备发现的迷人路径

    访问CXL 2.0设备中的内存映射寄存器

    计算快速链接 (CXL) 1.1 和 CXL 2.0 规范在内存映射寄存器的放置和访问方式上有所不同。CXL 1.1 规范将
    的头像 发表于 05-25 16:56 1249次阅读
    访问<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>设备中的<b class='flag-5'>内存</b>映射寄存器

    使用经过验证的CXL IDE构建安全芯片

    CXL 2.0规范为 CXL.io 和CXL.cache/CXL.mem协议引入了IDE原理图。CXL
    的头像 发表于 05-25 16:41 904次阅读
    使用经过验证的<b class='flag-5'>CXL</b> IDE构建安全芯片