0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯砺智能Chiplet Die-to-Die互连IP芯片成功回片

CHANBAEK 来源:网络整理 2024-01-18 16:03 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵活的互连解决方案。

CL-Link芯片作为人工智能时代片间互连的最优路径,展现了出色的性能。它完美地实现了高带宽、低延迟、低成本、高可靠性和高安全性,使其在智能汽车、人形机器人、高性能边缘计算和服务器等多个领域具有广泛应用前景。

芯砺智能的CL-Link芯片不仅突破了传统互连技术的限制,更在后摩尔时代为异构集成芯片领域带来了全新的思考和解决方案。这一创新技术将进一步推动人工智能和算力基础设施的发展,为未来的技术进步和应用拓展奠定坚实基础。

总的来说,芯砺智能的CL-Link芯片是一次重大里程碑,它不仅展示了公司在异构集成芯片领域的领先实力,更为人工智能时代的技术进步和应用拓展打开了新的篇章。我们期待在未来看到更多此类突破性的技术成果,共同推动半导体产业的发展和进步。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53550

    浏览量

    459286
  • 人工智能
    +关注

    关注

    1813

    文章

    49746

    浏览量

    261609
  • 异构集成
    +关注

    关注

    0

    文章

    40

    浏览量

    2250
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域
    的头像 发表于 11-07 10:17 342次阅读

    Cadence基于台积电N4工艺交付16GT/s UCIe Gen1 IP

    我们很高兴展示基于台积电成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 IP 一次流成功且眼图清晰开阔,为寻求 Di
    的头像 发表于 08-25 16:48 1648次阅读
    Cadence基于台积电N4工艺交付16GT/s UCIe Gen1 <b class='flag-5'>IP</b>

    晶圆制造中的Die是什么

    简单来说,Die(发音为/daɪ/,中文常称为裸、裸晶、晶粒或晶片)是指从一整片圆形硅晶圆(Wafer)上,通过精密切割(Dicing)工艺分离下来的、单个含有完整集成电路(IC)功能的小方块。
    的头像 发表于 08-21 10:46 2871次阅读

    DAF胶膜(Die Attach Film)详解

    DAF胶膜,全称芯片粘接薄膜(Die Attach Film),又称固晶膜或晶片黏结薄膜,是半导体封装中的关键材料,用于实现芯片Die)与基板(Substrate)或框架(Lead
    的头像 发表于 08-20 11:31 1189次阅读

    奇异摩尔Die-to-Die内互联方案持续升级

    当AI大模型参数规模突破万亿级别,传统单芯片设计遭遇物理极限。粒技术通过模块化组合突破瓶颈,而芯片间互联带宽成为决定性因素之一。近期,UCIe 3.0规范将数据传输速率从UCIe 2.0的32 GT/s提升至48 GT/s和6
    的头像 发表于 08-18 16:50 1431次阅读
    奇异摩尔<b class='flag-5'>Die-to-Die</b><b class='flag-5'>片</b>内互联方案持续升级

    新思科技UCIe IP解决方案实现上网络互连

    通用互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足
    的头像 发表于 08-04 15:17 2293次阅读

    HMC347A-Die单刀双掷(SPDT)

    (标称值)功率处理效率:通过线路:27 dBm控制电压:-5V/0V工作温度范围:-55°C 至 +85°C封装形式:10-Pad裸芯片封装与安装需求HMC347A选用裸(die)形式封装,背部
    发表于 06-20 09:49

    XSR芯片互连技术的定义和优势

    XSR 即 Extra Short Reach,是一种专为Die to Die之间的超短距离互连而设计的芯片互连技术。可以通过
    的头像 发表于 06-06 09:53 1489次阅读
    XSR<b class='flag-5'>芯片</b>间<b class='flag-5'>互连</b>技术的定义和优势

    科技登场 COMPUTEX 2025,聚焦互连解决方案

    进行参观。首次亮相COMPUTEX的奎科技(MSquare Technology)带来了其面向AI SoC架构的互连产品ML100 IO Die,展示其在
    的头像 发表于 05-26 17:04 575次阅读
    奎<b class='flag-5'>芯</b>科技登场 COMPUTEX 2025,聚焦<b class='flag-5'>芯</b>粒<b class='flag-5'>互连</b>解决方案

    工艺介绍及选型指南

    作为芯片与管壳间实现连接和固定的关键工序,达成了封装对于芯片的固定功能,以及芯片背面电连接功能。在行业里,这一工序常被叫做粘。由于其核
    的头像 发表于 04-09 10:37 1426次阅读
    粘<b class='flag-5'>片</b>工艺介绍及选型指南

    利用新思科技Multi-Die解决方案加快创新速度

    Multi-Die芯片在整个生命周期内的健康状况和可靠性。这不仅包括对各个裸进行测试和分析,还包括对Die-to-Die连接性以及整个Multi-
    的头像 发表于 02-25 14:52 1115次阅读
    利用新思科技Multi-<b class='flag-5'>Die</b>解决方案加快创新速度

    新思科技全新40G UCIe IP解决方案助力Multi-Die设计

    随着物理极限开始制约摩尔定律的发展,加之人工智能不断突破技术边界,计算需求和处理能力要求呈现爆发式增长。为了赋能生成式人工智能应用,现代数据中心不得不采用Multi-Die设计,而这又带来了许多技术要求,包括高带宽和低功耗
    的头像 发表于 02-18 09:40 828次阅读

    Marvell发布突破性CPO架构,浅析互连产品的利弊得失

    )应用于定制 XPU(人工智能加速器),引发芯片领域广泛关注。 Marvell将CPO技术无缝集成到定制 XPU中,使用高速SerDes、die-to-die接口与先进封装技术,把XPU计算硅、HBM和其他
    的头像 发表于 01-17 15:00 1215次阅读
    Marvell发布突破性CPO架构,浅析<b class='flag-5'>互连</b>产品的利弊得失

    利用Multi-Die设计的AI数据中心芯片对40G UCIe IP的需求

    。为了快速可靠地处理AI工作负载,Multi-Die设计中的Die-to-Die接口必须兼具稳健、低延迟和高带宽特性,最后一点尤为关键。本文概述了利用Multi-Die设计的AI数据中心芯片
    的头像 发表于 01-09 10:10 1657次阅读
    利用Multi-<b class='flag-5'>Die</b>设计的AI数据中心<b class='flag-5'>芯片</b>对40G UCIe <b class='flag-5'>IP</b>的需求

    奇异摩尔32GT/s Kiwi Link Die-to-Die IP全面上市

    随着带宽需求飙升至新高度,多粒系统正成为许多应用领域的解决方案。通过在单一封装中异构集成多个粒,Chiplet粒系统能够为人工智能、高
    的头像 发表于 12-10 11:33 2113次阅读
    奇异摩尔32GT/s Kiwi Link <b class='flag-5'>Die-to-Die</b> <b class='flag-5'>IP</b>全面上市