芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵活的互连解决方案。
CL-Link芯片作为人工智能时代片间互连的最优路径,展现了出色的性能。它完美地实现了高带宽、低延迟、低成本、高可靠性和高安全性,使其在智能汽车、人形机器人、高性能边缘计算和服务器等多个领域具有广泛应用前景。
芯砺智能的CL-Link芯片不仅突破了传统互连技术的限制,更在后摩尔时代为异构集成芯片领域带来了全新的思考和解决方案。这一创新技术将进一步推动人工智能和算力基础设施的发展,为未来的技术进步和应用拓展奠定坚实基础。
总的来说,芯砺智能的CL-Link芯片是一次重大里程碑,它不仅展示了公司在异构集成芯片领域的领先实力,更为人工智能时代的技术进步和应用拓展打开了新的篇章。我们期待在未来看到更多此类突破性的技术成果,共同推动半导体产业的发展和进步。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
芯片
+关注
关注
447文章
47788浏览量
409131 -
人工智能
+关注
关注
1776文章
43845浏览量
230601 -
异构集成
+关注
关注
0文章
32浏览量
1773
发布评论请先 登录
相关推荐
Chiplet成大芯片设计主流方式,开启IP复用新模式
电子发烧友网报道(文/吴子鹏)Chiplet又称“小芯片”或“芯粒”,它是将一个功能丰富且面积较大的芯片裸片(die)拆分成多个芯粒(chiplet
使用UCIe IP确保多Die系统可靠性
多Die(晶粒)系统由多个专用功能晶粒(或小芯片)组成,这些晶粒组装在同一封装中,以创建完整的系统。多晶粒系统最近已经成为克服摩尔定律放缓的解决方案,生产保证较高良率,提供一种扩展封装后芯片功能的方法。
Chiplet需求飙升 为何chiplet产能无法迅速提高?
制造2D和2.5D multi-die的技术已存在了近十年。然而,在Generative AI时代来临之前,chiplet的需求一直萎靡不振
如何成功实现Multi-Die系统的方法学和技术
如果我们想自己建造房屋,那么在此之前,一定需要一份详尽的设计蓝图,并精心规划出每个房间、走廊和门窗的位置。但如果等房屋已经开始建造了,再进行更改,不仅代价高昂,而且非常耗时。芯片设计,包括
从设计到制造,Chiplet何以成为高性能芯片设计的首选
解成模块化的小芯片单元,再通过die-to-die(D2D)技术将其封装在一起。 如此一来设计更高效的重复利用成为现实,借助Chiplet设计芯片的厂商们不仅降低了成本,也极大加快
设计更简单,运行更稳健,UCIe标准如何“拿捏”Multi-Die系统?
小芯片针对每个功能组件进行了优化。虽然Multi-Die系统具有更高的灵活性并在系统功耗和性能方面表现优异,但也带来了极高的设计复杂性。 通用芯粒互连技术(UCIe)标准于2022年3月发布,旨在推动Multi-
Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片
新思科技一直与台积公司保持合作,利用台积公司先进的FinFET工艺提供高质量的IP。近日,新思科技宣布在台积公司的N3E工艺上成功完成了Universal Chiplet Interconnect
什么是半导体测试探针?半导体测试探针的需求来自哪里?
Chiplet将复杂芯片拆解成一组具有单独功能的小芯片单元die(裸片),通过die-to-die将模块
发表于 05-16 15:45
•1160次阅读
用IP和Chiplet 解决算力扩展与高速互联问题
我们Chiplet产品的切入点是Die-to-Die*接口IP,目前在国际巨头Intel的牵头下成立了UCIe联盟,我们公司也是成员之一。我们第一代兼容UCIe标准的D2D接口产品今年即将流片。
什么是先进封装/Chiple?先进封装Chiplet优劣分析
Chiplet即小芯片之意,指在晶圆端将原本一颗“大”芯片(Die)拆解成几个“小”芯片(Die
发表于 05-15 11:41
•1517次阅读
评论