0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯砺智能Chiplet Die-to-Die互连IP芯片成功回片

CHANBAEK 来源:网络整理 2024-01-18 16:03 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵活的互连解决方案。

CL-Link芯片作为人工智能时代片间互连的最优路径,展现了出色的性能。它完美地实现了高带宽、低延迟、低成本、高可靠性和高安全性,使其在智能汽车、人形机器人、高性能边缘计算和服务器等多个领域具有广泛应用前景。

芯砺智能的CL-Link芯片不仅突破了传统互连技术的限制,更在后摩尔时代为异构集成芯片领域带来了全新的思考和解决方案。这一创新技术将进一步推动人工智能和算力基础设施的发展,为未来的技术进步和应用拓展奠定坚实基础。

总的来说,芯砺智能的CL-Link芯片是一次重大里程碑,它不仅展示了公司在异构集成芯片领域的领先实力,更为人工智能时代的技术进步和应用拓展打开了新的篇章。我们期待在未来看到更多此类突破性的技术成果,共同推动半导体产业的发展和进步。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54440

    浏览量

    469414
  • 人工智能
    +关注

    关注

    1820

    文章

    50335

    浏览量

    266973
  • 异构集成
    +关注

    关注

    0

    文章

    42

    浏览量

    2356
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    算力爆发时代IP设计面临哪些新挑战

    生成式 AI、Chiplet、多Die 架构、具身智能……新一轮计算浪潮正在深刻改变芯片设计方式,也对底层 IP 技术提出了前所未有的挑战。
    的头像 发表于 04-23 13:56 145次阅读

    元智高阶智能驾驶芯片M97成功点亮

    元智(股票代码:0600.HK)智能汽车业务迎来全新进展,公司自研的面向高阶智能驾驶应用的旗舰芯片产品 M97 已于近日
    的头像 发表于 02-11 16:53 1335次阅读

    高频高侧/低侧驱动器UCC27201A-DIE:性能与应用解析

    高频高侧/低侧驱动器UCC27201A-DIE:性能与应用解析 在电子工程师的日常工作中,一款性能出色的MOSFET驱动器是设计高效电路的关键。今天,我们就来深入了解一下德州仪器(TI)推出
    的头像 发表于 02-05 11:20 438次阅读

    THS4541-DIE:高性能全差分放大器的设计与应用

    、应用和设计方面有哪些独特之处。 文件下载: ths4541-die.pdf 一、产品概述 THS4541-DIE是一款低功耗、基于电压反馈的全差分放大器(FDA)。它具有输入共模范围低于负轨、轨到轨输出的特点,是一款裸产品,
    的头像 发表于 02-05 09:35 328次阅读

    如何突破AI存储墙?深度解析ONFI 6.0高速接口与Chiplet解耦架构

    的零误码与稳定性 量产背书25+ 成功案例, 10+ 全球客户证明方案的成熟度与商业可靠性 4. 战略演进:从单一IPChiplet基础设施平台跨越奎科技不仅提供“设计蓝图”,更
    发表于 01-29 17:32

    国产高性能ONFI IP解决方案全解析

    单一IPChiplet架构• 接口解耦与异质集成:奎通过 M2LINK 等互联方案,将高速接口IP与 IO Die 技术结合,实现了存储
    发表于 01-13 16:15

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域
    的头像 发表于 11-07 10:17 875次阅读

    Cadence基于台积电N4工艺交付16GT/s UCIe Gen1 IP

    我们很高兴展示基于台积电成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 IP 一次流成功且眼图清晰开阔,为寻求 Di
    的头像 发表于 08-25 16:48 2247次阅读
    Cadence基于台积电N4工艺交付16GT/s UCIe Gen1 <b class='flag-5'>IP</b>

    晶圆制造中的Die是什么

    简单来说,Die(发音为/daɪ/,中文常称为裸、裸晶、晶粒或晶片)是指从一整片圆形硅晶圆(Wafer)上,通过精密切割(Dicing)工艺分离下来的、单个含有完整集成电路(IC)功能的小方块。
    的头像 发表于 08-21 10:46 4625次阅读

    DAF胶膜(Die Attach Film)详解

    DAF胶膜,全称芯片粘接薄膜(Die Attach Film),又称固晶膜或晶片黏结薄膜,是半导体封装中的关键材料,用于实现芯片Die)与基板(Substrate)或框架(Lead
    的头像 发表于 08-20 11:31 2657次阅读

    奇异摩尔Die-to-Die内互联方案持续升级

    当AI大模型参数规模突破万亿级别,传统单芯片设计遭遇物理极限。粒技术通过模块化组合突破瓶颈,而芯片间互联带宽成为决定性因素之一。近期,UCIe 3.0规范将数据传输速率从UCIe 2.0的32 GT/s提升至48 GT/s和6
    的头像 发表于 08-18 16:50 2043次阅读
    奇异摩尔<b class='flag-5'>Die-to-Die</b><b class='flag-5'>片</b>内互联方案持续升级

    新思科技UCIe IP解决方案实现上网络互连

    通用互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足
    的头像 发表于 08-04 15:17 2938次阅读

    HMC347A-Die单刀双掷(SPDT)

    (标称值)功率处理效率:通过线路:27 dBm控制电压:-5V/0V工作温度范围:-55°C 至 +85°C封装形式:10-Pad裸芯片封装与安装需求HMC347A选用裸(die)形式封装,背部
    发表于 06-20 09:49

    XSR芯片互连技术的定义和优势

    XSR 即 Extra Short Reach,是一种专为Die to Die之间的超短距离互连而设计的芯片互连技术。可以通过
    的头像 发表于 06-06 09:53 2600次阅读
    XSR<b class='flag-5'>芯片</b>间<b class='flag-5'>互连</b>技术的定义和优势

    科技登场 COMPUTEX 2025,聚焦互连解决方案

    进行参观。首次亮相COMPUTEX的奎科技(MSquare Technology)带来了其面向AI SoC架构的互连产品ML100 IO Die,展示其在
    的头像 发表于 05-26 17:04 977次阅读
    奎<b class='flag-5'>芯</b>科技登场 COMPUTEX 2025,聚焦<b class='flag-5'>芯</b>粒<b class='flag-5'>互连</b>解决方案