0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

中国科学家发表“大芯片”论文:国产256核RISC-V处理器

微云疏影 来源:综合整理 作者:综合整理 2024-01-08 10:48 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

鉴于摩尔定律的效能逐渐减弱,芯片制造商纷纷探索新策略提升处理器性能,如推动架构创新,加大芯片面积,采用多芯乃至晶圆级芯片等方案,如美商Cerebras推出的WSE系列AI芯片。近期,中国科学院计算技术研究所的专家在《基础研究》期刊发布了一篇论文,深入剖析了光刻与小芯片Chiplet的局限性,并提出了一种新的大芯片结构概念,即Zhejiang。此款产品是一经研发的具备256颗核心的多芯计算复合体。

值得关注的是,中国科学院计算技术研究所还打算将这款基于RISC-V架构的大芯片进阶为拥有1600颗核心的巨无霸计算设备。

根据目前所探知的信息,Zhejiang是一个由16个小芯片构成,其中每片均包含16个RISC-V内核。研究人员指出,可以在单一独立组件内增加100片这样的小芯片,之前我司将这种设备称为插槽,但现在看来它更像一个系统板。关于这100片小芯片将如何搭配以及各片将支持何种内存结构(因为有1600个内核)仍有待观察。

以下是Zhejiang RISC-V小芯片的框图:

wKgaomWbYmOAHcBPAAQmGs6-_88659.png

以下是如何使用中介层将16个小芯片连接在一起形成具有共享内存的256核计算复合体,从而实现芯片间(D2D)互连:

wKgZomWbYmiAE3RBAAZhsV-iayY207.png

来自中国科学院的专家自述,Zhejiang将会引入22纳米制程工艺打造。

有关大芯片计算引擎的构造问题,专家预估其零部件数量将高达上兆个,占地达数千平方毫米,采用封装式小芯片或者计算及储存单元的晶圆级整合。针对百亿亿次高性能计算机及人工智能领域,我们相信中国科学院极有可能正考虑采用HBM堆叠式DRAM或其他可行的替代品,例如英特尔和SK海力士共同研发的MCR内存。而因为RISC-V内核对本地SRAM有着庞大需求,因此这或许可以减少对HBM内存的依赖,且可借用MCR双泵浦技术加快DDR5内存运行速度。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20339

    浏览量

    255270
  • 芯片
    +关注

    关注

    463

    文章

    54463

    浏览量

    469614
  • HBM
    HBM
    +关注

    关注

    2

    文章

    435

    浏览量

    15887
  • RISC-V
    +关注

    关注

    49

    文章

    2954

    浏览量

    53586
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技ImperasDV解决方案让RISC-V处理器验证效率翻倍

    由于 RISC-V 是一个开放性的 ISA,它允许任何开发者自由设计和扩展定制处理器。基于 RISC-V处理器必须保持与不断增长的支持工具和软件生态系统的兼容性。
    的头像 发表于 03-25 13:56 365次阅读

    Banana Pi BPI-CM6 计算模块将 8 RISC-V 处理器带入 CM4 外形尺寸

    Banana Pi BPI-CM6是一款紧凑型“计算模块”,本质上是一块小型高性能计算机板,它采用的是 RISC-V 处理器,而非更常见的 ARM 芯片。其处理器为 SpacemiT
    发表于 12-20 09:01

    突破!深圳诺奖实验室发布量产级RISC-V处理器IP

    11月14日到16日,在第27届中国国际高新技术成果交易会(简称“高交会”)上,来自图灵奖得主大卫·帕特森教授团队建立的RISC-V国际开源实验室(RIOS)正式发布其高性能开源RISC-V
    的头像 发表于 11-19 07:03 9286次阅读
    突破!深圳诺奖实验室发布量产级<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>IP

    直播预约 |开源芯片系列讲座第30期:“一生一芯”计划——从零开始设计自己的RISC-V处理器芯片

    鹭岛论坛开源芯片系列讲座第30期「“一生一芯”计划从零开始设计自己的RISC-V处理器芯片」11月17日(周三)20:00精彩开播期待与您云相聚,共襄学术盛宴!|直播信息报告题目“一生
    的头像 发表于 11-10 12:03 1176次阅读
    直播预约 |开源<b class='flag-5'>芯片</b>系列讲座第30期:“一生一芯”计划——从零开始设计自己的<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b><b class='flag-5'>芯片</b>

    国产!全志T113-i 双Cortex-A7@1.2GHz 工业开发板—ARM + DSP、RISC-V间通信开发案例

    本文档主要介绍T113-i处理器的ARM + DSP、RISC-V间通信开发案例,演示T113-i处理器ARM Cortex-A7与HiFi4 DSP核心、玄铁C906
    的头像 发表于 08-18 14:03 1154次阅读
    <b class='flag-5'>国产</b>!全志T113-i 双<b class='flag-5'>核</b>Cortex-A7@1.2GHz 工业开发板—ARM + DSP、<b class='flag-5'>RISC-V</b><b class='flag-5'>核</b>间通信开发案例

    国产!全志T113-i 双Cortex-A7@1.2GHz 工业开发板—RISC-V案例开发手册(上)

    本文档主要介绍T113-i处理器RISC-V案例开发,演示RISC-V核心RTOS案例的编译与加载方法。适用开发环境如下。
    的头像 发表于 08-13 11:34 15.2w次阅读
    <b class='flag-5'>国产</b>!全志T113-i 双<b class='flag-5'>核</b>Cortex-A7@1.2GHz 工业开发板—<b class='flag-5'>RISC-V</b>案例开发手册(上)

    2025 RISC-V中国峰会 | 匠芯创SoC芯片引领工业应用新潮流

    近日,由上海开放处理器产业创新中心(SOPIC)主办的第五届RISC-V中国峰会在上海张江科学会堂隆重举办。作为全球三大RISC-V峰会之一
    的头像 发表于 08-07 15:36 2124次阅读
    2025 <b class='flag-5'>RISC-V</b><b class='flag-5'>中国</b>峰会 | 匠芯创SoC<b class='flag-5'>芯片</b>引领工业应用新潮流

    明晚开播 |开源芯片系列讲座第28期:高性能RISC-V处理器芯片

    是一种开放(Open)指令集架构(ISA)标准。本报告探讨了RISC-V指令集架构标准区别于其它主流ISA的不同特点,以及这些特点对于国产处理器芯片(CPU)的重
    的头像 发表于 07-29 17:02 1538次阅读
    明晚开播 |开源<b class='flag-5'>芯片</b>系列讲座第28期:高性能<b class='flag-5'>RISC-V</b>微<b class='flag-5'>处理器</b><b class='flag-5'>芯片</b>

    普华基础软件亮相2025 RISC-V中国峰会

    此前,7月16日至18日,第五届RISC-V中国峰会在上海盛大召开。普华基础软件副总经理兼战略研究院院长张晓先受邀参会,发表《开源小满助力RISC-V软硬协同生态发展》主题演讲,分享了
    的头像 发表于 07-28 16:51 1362次阅读
    普华基础软件亮相2025 <b class='flag-5'>RISC-V</b><b class='flag-5'>中国</b>峰会

    时擎科技亮相2025 RISC-V中国峰会,深度解析高性能RISC-V SoC技术挑战与创新

    2025年7月16-18日,第五届RISC-V中国峰会在上海张江科学会堂成功举办,作为全球RISC-V领域顶级盛会之一,本届峰会汇聚了数百家企业、研究机构及开源社区,共同探讨
    的头像 发表于 07-21 17:37 1881次阅读
    时擎科技亮相2025 <b class='flag-5'>RISC-V</b><b class='flag-5'>中国</b>峰会,深度解析高性能<b class='flag-5'>RISC-V</b> SoC技术挑战与创新

    睿思芯科携灵羽处理器亮相2025 RISC-V中国峰会

    第五届RISC-V中国峰会于16日在上海张江开幕,会上睿思芯科展示了中国首款全自研高性能RISC-V服务
    的头像 发表于 07-21 09:15 2417次阅读

    包云岗:原位替代 ARM,并未真正发挥 RISC-V 的优势

    生态(RISC-V)联盟秘书长、北京开源芯片研究院首席科学家包云岗教授表示,若仅用于原位替代 ARM,并未真正发挥 RISC-V 开放性与可定制化的优势。  
    发表于 07-17 14:54 5257次阅读

    直播预约 |开源芯片系列讲座第28期:高性能RISC-V处理器芯片

    RISC-V是一种开放(Open)指令集架构(ISA)标准。本报告探讨了RISC-V指令集架构标准区别于其它主流ISA的不同特点,以及这些特点对于国产处理器
    的头像 发表于 07-14 17:34 1461次阅读
    直播预约 |开源<b class='flag-5'>芯片</b>系列讲座第28期:高性能<b class='flag-5'>RISC-V</b>微<b class='flag-5'>处理器</b><b class='flag-5'>芯片</b>

    沁恒微电子:从互连互通应用推动RISC-V落地发展

    沁恒微电子邀您共襄盛举沁恒微电子专注于连接技术和微处理器内核研究,基于多层次青稞RISC-V处理器、多类型物理层收发构建USB/蓝牙/以太网接口
    的头像 发表于 06-26 09:52 1774次阅读
    沁恒微电子:从互连互通应用推动<b class='flag-5'>RISC-V</b>落地发展

    RISC-V和ARM有何区别?

    RISC-VARM是一种精简指令集(RISC),以该指令集为基础的处理器通常被称为ARM芯片,它在全球范围内得到了极为广泛的应用。而RISC-V
    的头像 发表于 06-24 11:38 2288次阅读
    <b class='flag-5'>RISC-V</b>和ARM有何区别?