突破！深圳诺奖实验室发布量产级RISC-V处理器IP

（电子发烧友网报道 文/章鹰）在全球处理器IP市场，除了ARM、安谋科技、Synopsys、Candence、芯原等厂商外，又迎来新的市场玩家。

11月14日到16日，在第27届中国国际高新技术成果交易会（简称“高交会”）上，来自图灵奖得主大卫·帕特森教授团队建立的RISC-V国际开源实验室（RIOS）正式发布其高性能开源RISC-V处理器IP核“OpenRio”。记者在9号馆看到这家开源实验室的现场展示。

图：RISC-V国际开源实验室（RIOS）展台 电子发烧友拍摄

作为深圳市资助的诺奖科学家实验室之一，RIOS此次重磅开源其核心成果，不仅是实验室发展的里程碑，还为国产操作系统生态提供了高自主度的开放“芯”底座。

RISC-V作为一种开源指令集架构，以其开放、免费、可自由扩展的特性，打破了传统架构的壁垒。它特别适合AIoT、边缘计算等新兴场景，吸引了全球范围内的创新力量，正在成为继x86和ARM之后的第三大主流架构。这对现有巨头构成了潜在的挑战。

据介绍，OpenRio是经过多轮验证、已实现量产的高可靠性IP核，具备完善的国产操作系统框架支持能力，兼容主流EDA工具与工艺，可广泛应用于智能家居、工业控制、汽车电子等关键领域。

RIOS实验室此次发布的OpenRio，精准聚焦填补ARM在端侧产品线空白、原生支持国产操作系统两大产业痛点，以“开源+近ARMA520级性能”的组合，为中小厂商与开发者提供了“零授权成本、高能效起点”的全新选择，降低了芯片的设计门槛，为RISC-V产业化注入关键推动力。

OpenRio有助于解决国产操作系统生态长期面临的高性能、低成本核心供应问题，为产业链上下游企业开发创新终端产品提供支撑，将加速RISC-V技术在千行百业的规模化应用与产业落地。​

随着超大规模集成电路设计、制造技术的发展，集成电路设计步入SoC时代，设计变得日益复杂。为了加快产品上市时间，以IP复用、软硬件协同设计和超深亚微米/纳米级设计为技术支撑的SoC已成为当今超大规模集成电路的主流方向，当前国际上绝大部分SoC都是基于多种不同IP组合进行设计的，IP在集成电路设计与开发工作中已是不可或缺的要素。

据悉，为了进一步推动产业协同，RIOS实验室将同步构建开源REPO平台，致力于打造CPUIP开源底座，输出统一标准规范与参考实现，为产业提供持续、可信的技术供给。这一平台将逐步实现公共工具维护、产业链协同与生态人才培养等目标，助力形成“汇流成海”的生态效应，使大湾区成为全球嵌入式RISC-V的“创新策源地”。

本文由电子发烧友原创，转载请注明以上来源。微信号zy1052625525。需入群交流，请添加微信elecfans999，投稿爆料采访需求，请发邮箱[e-mail]。