0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

多晶硅的刻蚀机理介绍

SEMIEXPO半导体 来源:SEMIE半导体 2023-12-25 16:43 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

SEMI-e 第六届深圳国际半导体技术暨应用展览会将持续关注产业核心技术和发展前沿,向20多个应用领域提供一站式采购与技术交流平台。

在SiC MOSFET 器件制备工艺中,多晶硅(Polysilicon)被广泛用于栅电极,多晶电极对关键线宽(CD)要求极高,业界趋向于采用较低的射频能量并能产生低压和高密度的等离子体来实现多晶硅的干法刻蚀。其中感应耦合等离子刻蚀技术(ICP)得到大力应用。

随着功率器件尺寸的不断缩小,多晶硅栅的刻蚀越来越具有难度和挑战性。此外,作为栅电极的多晶硅需要通过掺杂磷元素的手段来实现更好的电导通特性,多晶原位掺杂对设备能力要求较高,当前业界仍多采用离子注入和退火推结的方式对多晶硅进行掺杂磷处理。掺磷扩散后的多晶硅表面完全不同于未掺杂多晶硅,这对干法刻蚀形貌提出了更高的要求。

为了保护 MOSFET 的栅极氧化层不被损伤,通常要把多晶硅刻蚀分成几个步骤:主刻蚀、着陆刻蚀和过刻蚀。主刻蚀通常有比较高的刻蚀速率,但是对氧化硅的选择比较小。通过主刻蚀可基本决定多晶硅的剖面轮廓和关键尺寸。着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。

刻蚀终点检测系统的原理如下,当发生侧面刻蚀时,可以借助于使刻蚀减少到最低量从而能控制线宽和边缘剖面到一定的程度。具体方法包括:

1) 刻蚀层的直接宏观检测;

2) 监测从刻蚀层的发射出的光波;

3) 用发射光谱法对等离子体刻蚀剂粒子的浓度检测;

4) 用发射光谱法或质谱法对刻蚀产物的检测;

5) 等离子体阻抗变化的检测。

终点检测对于刻蚀中工艺控制和工艺判断,都是一个有用的辅助手段,可以使材料组份和厚度的波动或工作参数的改变而引起的刻蚀速率的变化得到补偿。

多晶硅刻蚀原理(如图所示),F原子对 Si 的刻蚀是各向同性的,所以以 F原子为基础的化合物气体如 CF4、SF6等都不适宜用作多晶硅的刻蚀气体;而 Cl 原子对硅具有的各向异性刻蚀作用,所以 Cl2、HCl、SiCl4等气体都可以被采用。使用这些气体还有一个好处是,以 Cl 所形成的等离子体对 Si 及SiO2刻蚀的选择比较好,因此在多晶硅刻蚀结束后,可以使用同样性质的等离子体对聚酰亚胺(Polycide)进行过刻蚀,以确保多晶硅被刻净,而又不会刻蚀太多的 SiO2层。

e0010846-a300-11ee-8b88-92fbcf53809c.png

平面型 SiCMOSFET 栅结构采用的多晶硅沟槽深度为 5000 A,属于浅沟槽刻蚀,其难点在于沟槽深度的均匀性控制,此外,为了满足沟槽隔离氧化物的填充要求,沟槽剖面轮廓的控制也非常重要,因为太垂直的轮廓不利于化学气相沉积(CVD)的沉积,通常会要求有适当的倾斜度。随着工艺尺寸的缩小,要求达到更高的深宽比使得剖面轮廓控制和深度均匀性控制受到更大的挑战。

当然 CD 的均匀性和剩余栅氧化层的均匀性也是重要的技术指标。对于浅沟槽的刻蚀,Cl2和HBr 依然是主刻蚀气体,再配合小流量的氧气和氮气来产生氮氧化硅形成侧壁钝化层从而达到理想的刻蚀剖面轮廓,Ar 和He 通常用作辅助稀释的作用。

由于沟槽底部轮廓同样影响到氧化物的填充,采用 Cl2作为主刻蚀的气体容易形成比较直的剖面轮廓和凸型的底部轮廓,采用 HBr 作为主刻蚀气体能得到比较斜的剖面轮廓和凹形的底部轮廓。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 多晶硅
    +关注

    关注

    3

    文章

    250

    浏览量

    30764
  • MOSFET
    +关注

    关注

    152

    文章

    10912

    浏览量

    235765
  • 功率器件
    +关注

    关注

    44

    文章

    2279

    浏览量

    95678
  • ICP
    ICP
    +关注

    关注

    0

    文章

    80

    浏览量

    13999

原文标题:多晶硅的刻蚀机理

文章出处:【微信号:Smart6500781,微信公众号:SEMIEXPO半导体】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    简单认识精密结构刻蚀工艺

    刻蚀是把经光刻工艺形成的精密图形转变精密结构的工艺技术。在光刻曝光和显影以后的硅片表面图形上,以光刻胶为掩蔽薄膜,对暴露区域的或薄膜进行刻蚀,在硅片上形成器件结构图形。
    的头像 发表于 05-20 15:37 940次阅读
    简单认识精密结构<b class='flag-5'>刻蚀</b>工艺

    湿法刻蚀工作槽全解析:各槽分工协同,揭秘高效精准刻蚀的运作逻辑

    湿法刻蚀设备的工作槽通过分步化学反应与精密工艺控制实现材料去除,其核心工作原理围绕不同功能槽体的协同运作展开,具体流程与机制如下:一、核心工作槽分类与基础原理湿法刻蚀设备的工作槽主要包括刻蚀槽、清洗
    的头像 发表于 05-06 14:26 162次阅读
    湿法<b class='flag-5'>刻蚀</b>工作槽全解析:各槽分工协同,揭秘高效精准<b class='flag-5'>刻蚀</b>的运作逻辑

    集成电路制造中多晶硅刻蚀工艺介绍

    在集成电路制造中,栅极线宽通常被用作技术节点的定义标准,线宽越小,单位面积内可容纳的晶体管数量越多,芯片性能随之提升。
    的头像 发表于 04-01 16:15 1837次阅读
    集成电路制造中<b class='flag-5'>多晶硅</b>栅<b class='flag-5'>刻蚀</b>工艺<b class='flag-5'>介绍</b>

    气体检测仪在多晶硅生产车间的重要作用

    多晶硅作为光伏产业和半导体制造的核心基础材料,其生产过程涉及多步复杂化学反应,尤其是改良西门子法等主流工艺,需要使用氢气、三氯氢、四氯化硅等多种易燃易爆及有毒气体。这些气体一旦泄漏,不仅可能引发
    的头像 发表于 03-23 17:03 662次阅读
    气体检测仪在<b class='flag-5'>多晶硅</b>生产车间的重要作用

    集成电路制造工艺中的刻蚀技术介绍

    本文系统梳理了刻蚀技术从湿法到等离子体干法的发展脉络,解析了物理、化学及协同刻蚀机制差异,阐明设备与工艺演进对先进制程的支撑作用,并概述国内外产业格局,体现刻蚀在高端芯片制造中的核心地位与技术挑战。
    的头像 发表于 02-26 14:11 1205次阅读
    集成电路制造工艺中的<b class='flag-5'>刻蚀</b>技术<b class='flag-5'>介绍</b>

    破解高耗能困局:虚拟电厂绿色微电网驱动多晶硅产业零碳转型

    工业绿色微电网与虚拟电厂的结合,正在重构工业能源的“血脉系统”。对于多晶硅等产业而言,这不仅是应对碳约束、降低用能成本的必然选择,更是提升产业韧性、抢占绿色竞争优势的战略机遇。未来,随着技术迭代
    的头像 发表于 01-21 17:32 325次阅读
    破解高耗能困局:虚拟电厂绿色微电网驱动<b class='flag-5'>多晶硅</b>产业零碳转型

    湿法蚀刻的最佳刻蚀条件是什么

    之间,可实现氧化硅与基底材料的高选择性刻蚀。例如,BOE溶液通过氟化铵稳定HF浓度,避免反应速率波动过大。 热磷酸体系:85%以上的浓磷酸在150–180℃下对氮化硅的刻蚀速率可达50Å/min,且对氧化硅和基底的选择比优异。
    的头像 发表于 11-11 10:28 963次阅读

    晶圆湿法刻蚀技术有哪些优点

    覆盖部分)的影响。这种高选择性源于不同材料在腐蚀液中的溶解速率差异,例如使用缓冲氧化物刻蚀液(BOE)时,二氧化硅的刻蚀速度远高于基底,从而确保精确的图案转移。
    的头像 发表于 10-27 11:20 719次阅读
    晶圆湿法<b class='flag-5'>刻蚀</b>技术有哪些优点

    多晶SerDes 2.0 IP介绍

    为了满足用户对SerDes日益增涨和多样化的要求。智多晶SerDes IP推出了2.0版本的升级,本次升级相比1.0版本主要带来了以下的变化。
    的头像 发表于 08-16 15:32 1761次阅读
    智<b class='flag-5'>多晶</b>SerDes 2.0 IP<b class='flag-5'>介绍</b>

    湿法刻蚀的主要影响因素一览

    湿法刻蚀是半导体制造中的关键工艺,其效果受多种因素影响。以下是主要影响因素及详细分析:1.化学试剂性质与浓度•种类选择根据被刻蚀材料的化学活性匹配特定溶液(如HF用于SiO₂、KOH用于衬底
    的头像 发表于 08-04 14:59 2407次阅读
    湿法<b class='flag-5'>刻蚀</b>的主要影响因素一览

    MEMS制造中玻璃的刻蚀方法

    在MEMS中,玻璃因具有良好的绝缘性、透光性、化学稳定性及可键合性(如与阳极键合),常被用作衬底、封装结构或微流体通道基板。玻璃刻蚀是制备这些微结构的核心工艺,需根据精度要求、结构尺寸及玻璃类型选择合适的方法,玻璃刻蚀主要分为
    的头像 发表于 07-18 15:18 2482次阅读

    PECVD硼发射极与poly-Si钝化接触共退火,实现高效TOPCon电池

    TOPCon电池凭借背面超薄SiOₓ/多晶硅叠层的优异钝化性能,成为n型电池主流工艺。然而传统硼扩散工艺成本较高。本研究提出创新解决方案:PECVD单侧沉积+同步退火集成工艺,正面:PECVD沉积
    的头像 发表于 07-14 09:03 1949次阅读
    PECVD硼发射极与poly-Si钝化接触共退火,实现高效TOPCon电池

    多晶硅在芯片制造中的作用

    在芯片的纳米世界中,多晶硅(Polycrystalline Silicon,简称Poly-Si) 。这种由无数微小晶粒组成的材料,凭借其可调的电学性能与卓越的工艺兼容性,成为半导体制造中不可或缺的“多面手”。
    的头像 发表于 07-08 09:48 4472次阅读
    <b class='flag-5'>多晶硅</b>在芯片制造中的作用

    远程等离子体刻蚀技术介绍

    远程等离子体刻蚀技术通过非接触式能量传递实现材料加工,其中热辅助离子束刻蚀(TAIBE)作为前沿技术,尤其适用于碳氟化合物(FC)材料(如聚四氟乙烯PTFE)的精密处理。
    的头像 发表于 06-30 14:34 1801次阅读
    远程等离子体<b class='flag-5'>刻蚀</b>技术<b class='flag-5'>介绍</b>

    基于厚度梯度设计的TOPCon多晶硅指状结构,实现25.28%量产效率突破

    隧穿氧化层钝化接触(TOPCon)技术作为当前太阳能电池领域的核心技术之一,凭借其优异的背面钝化性能,在工业生产中实现了广泛应用。然而,多晶硅薄膜材料固有的窄带隙和高吸收系数特性,导致其在
    的头像 发表于 06-23 09:03 1581次阅读
    基于厚度梯度设计的TOPCon<b class='flag-5'>多晶硅</b>指状结构,实现25.28%量产效率突破