0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

集成电路IP核现状,積體電路IP核現狀,Status of IC IP Core

Semi Connect 来源:Semi Connect 2023-10-18 17:02 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

随着超大规模集成电路设计与制造技术的发展,以IP核复用、软硬件协同设计和超深亚微米/纳米级设计为技术支撑的 SoC 已成为当今超大规模集成电路的重要发展方向。符合一定标准的集成电路模块及配套文件的 IP 核复用与交易既缩短了系统设计周期,又提高了系统设计的成功率。当前产业界90%以上的SoC都是采用以IP核为主而进行设计的,大量重复使用 IP核代码和专利等硅知识产权。

整体而言,作为集成电路产业上游的IP核领域,市场呈现出前所未有的垄断与集中态势。2013 年,全球半导体 IP 市场规模达到 24.5亿美元,较2012年增长了 11.5%。ARM 以 43.2%的市场占有率遥遥领先,稳居龙头地位。Synopsys 与Imagination Technologies 分别以 13.9% 与 9%的市场占有率占据第二、三位。而 Cadence 由于在IP业务策略上改弦更张,并收购了 Tensilica 与 CosmicCireuits 等公司,以163.7%的年增长率跃居第四位。‍

IP产业重视整个生态系统(Ecosystem)的建立。仅通过技术优势提供单一种类高性能 IP 核产品的公司,很难在市场上形成着力点。与之对应的是,除IP核外,还提供 EDA 工具、IC生产、设计方案、系统配套等服务的公司,即使 IP核性能稍有劣势,也可以通过其综合优势,形成大生态系统获得客户的青睐。同时,IP供应商提供多种类型的 IP,建立小生态系统,为客户节省综合成本也能够形成竞争优势。目前,行业领先的IP 公司正通过不断的并购,一方面建立起全流程的综合竞争优势,另一方面也不断丰富自身的IP产品系列。

随着人工智能的兴起,算法IP正在成为新的活跃的IP 种类,如手势识别算法、语义识别算法、表情识别算法、全景音频算法 (PanoramicView of AudioAlgorithm)、飞控算法 (Flight Control Algorithm)、稳像算法 ( Image StabilizationAlgorithm)等。这些算法在终端上逐步被集成到大的 IP或芯片,形成智能芯片。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5446

    文章

    12464

    浏览量

    372624
  • 模块
    +关注

    关注

    7

    文章

    2822

    浏览量

    52793
  • IP
    IP
    +关注

    关注

    5

    文章

    1849

    浏览量

    154897

原文标题:集成电路IP核现状,積體電路IP核現狀,Status of IC IP Core

文章出处:【微信号:Semi Connect,微信公众号:Semi Connect】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    基于AXI DMA IP的DDR数据存储与PS端读取

    添加Zynq Processing System IP,配置DDR控制器和时钟。7000系列的Zynq可以参考正点原子DMA回环测试设置。
    的头像 发表于 11-24 09:25 2624次阅读
    基于AXI DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR数据存储与PS端读取

    使用AXI4接口IP进行DDR读写测试

    本章的实验任务是在 PL 端自定义一个 AXI4 接口的 IP ,通过 AXI_HP 接口对 PS 端 DDR3 进行读写测试,读写的内存大小是 4K 字节。
    的头像 发表于 11-24 09:19 2714次阅读
    使用AXI4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>进行DDR读写测试

    VDMA IP简介

    VDMA端口信号 S_AXI_LITE:PS端可以通过AXI_LITE协议对IP进行控制; S_AXIS_S2MM:视频流(AXI STREAM)输入到IP的FIFO中
    发表于 10-28 06:14

    蜂鸟E203移植到FPGA开发板前的IP例化工作

    蜂鸟E203软工作的主频为16MHz高频时钟和3.2768KHz低频时钟,并且不同开发板提供的晶振频率不同,因此需要例化mmcm IP和reset IP
    发表于 10-27 07:35

    Vivado浮点数IP的握手信号

    Vivado浮点数IP的握手信号 我们的设计方案中,FPU计算单元将收到的三条数据和使能信号同步发给20多个模块,同时只有一个模块被时钟使能,进行计算,但结果都会保留,发给数选。计算单元还需接受
    发表于 10-24 07:01

    Vivado浮点数IP的一些设置注意点

    Vivado浮点数IP的一些设置注意点 我们在vivado2018.3中使用了Floating-point(7.1)IP,可以自定义其计算种类及多模式选择。有时多种计算可以用同一
    发表于 10-24 06:25

    ram ip的使用

    决定的。 ram 主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。 rom为只读存储器,只能读取数据而不能向里面写入数据。 本次讲解的ram ipram指的是bram,即block
    发表于 10-23 07:33

    VIVADO自带Turbo译码器IP怎么用?

    turbo 译码器IP没有输出,不知道哪里出了问题,有经验的小伙伴帮忙看看啊 搭建了turbo 译码器IP测试工程,用Matlab产生的数据源,调用turbo编码器生成编码数据,将
    发表于 06-23 17:39

    JESD204B IP的配置与使用

    物理层的位置,一种是物理层在JESD204 IP里;另外一种是物理层在JESD204 IP外部,需要再配置JESD204 phy IP进行使用。
    的头像 发表于 05-24 15:05 1536次阅读
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置与使用

    基于8051 IP调试器设计方案

    8051 IP调试器是一种对基于8051指令系统的IP进行调试的软硬件结合工具,需要与集成开发环境(IDE)结合使用。
    的头像 发表于 05-07 11:37 850次阅读
    基于8051 <b class='flag-5'>IP</b>调试器设计方案

    一文详解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于将视频源(带有同步信号的时钟并行视频数据,即同步sync或消隐blank信号或者而后者皆有)转换成AXI4-Stream接口形式,实现了接口转换。该IP还可使用VTC
    的头像 发表于 04-03 09:28 2235次阅读
    一文详解Video In to AXI4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    Vivado FIR IP核实现

    Xilinx的FIR IP属于收费IP,但是不需要像 Quartus那样通过修改license文件来破解。如果是个人学习,现在网络上流传的license破解文件在破解Vivado的同时也破解
    的头像 发表于 03-01 14:44 2558次阅读
    Vivado FIR <b class='flag-5'>IP</b>核实现

    如何理解芯片设计中的IP

    本文主要介绍如何理解芯片设计中的IP 在芯片设计中,IP(知识产权核心,Intellectual Property Core)是指在芯片设计中采用的、已经开发好的功能模块、设计或技术,它可以是硬件
    的头像 发表于 02-08 10:43 2066次阅读

    XADC IP介绍

    ) ADC 和片上传感器。其中12位指的是ADC转换的精度,1MSPS说的是采样速率。如图所示,是XADC在FPGA内部电路的逻辑示意,注意区别于IP形成的电路。 1.图中1部分是温
    的头像 发表于 01-15 16:53 2108次阅读
    XADC <b class='flag-5'>IP</b><b class='flag-5'>核</b>介绍

    ALINX发布100G以太网UDP/IP协议栈IP

    ALINX近日宣布,基于AMD 100G以太网MAC IP,成功开发出全新的100G以太网UDP/IP协议栈IP。该IP
    的头像 发表于 01-07 11:25 1175次阅读