兆芯以自主IP创新助力集成电路产业标准化升级

兆芯以自主IP创新助力产业标准化升级

2026 年 4 月 10 日，全国集成电路标准化技术委员会全体委员会议暨标准周 - IP 核工作组工作会在武汉顺利召开。会议总结了IP核工作组在标准体系搭建、标准研制等方面的阶段性成果，明确 IP 核标准体系将围绕基础、验证、产品、交付、应用五大关键领域推进，为后续标准落地筑牢根基。会议还深入研讨了 19 项标准制修订需求，进一步凝聚行业共识，为破解 IP 核领域设计不规范、兼容性不足、知识产权界定模糊等行业痛点提供标准化路径，助力我国集成电路产业实现高质量、规范化发展。

凝聚产业共识 共绘 IP 核标准化蓝图

全国集成电路标准化技术委员会 IP 核工作组的成立与建设，是我国集成电路产业迈向标准化、规范化、自主化的重要里程碑。工作组汇聚 EDA、IP 核、芯片设计、制造、封测等全产业链力量，通过标准研制凝聚产业共识、规范技术路径、降低协同成本，为打破国外技术垄断、构建自主可控的集成电路产业生态提供关键支撑。

作为工作组重要成员单位，兆芯深度参与本次会议各项议程，与行业伙伴共同探讨 IP 核技术发展与标准化方向，并围绕处理器全自主高速接口、内存控制等 IP 核的研发创新、性能特性与多场景应用实践展开分享，系统阐述了兆芯在自主 IP 核设计、验证、交付全流程的技术积累与标准化探索，为 IP 核技术迭代与标准制定提供来自高性能通用CPU领域的实践参考。

深耕自主 IP 研发 兆芯贡献产业标准化力量

IP 核是集成电路产业分工细化、设计效率提升的核心基石，标准化建设对推动产业协同、降低研发成本、保障供应链安全具有关键意义。作为国家集成电路产业的一员，兆芯专注于高性能自主通用处理器及其系统平台芯片的技术创新与产品研发。兆芯掌握自主通用处理器及配套芯片组研发设计的核心技术，在自主指令集、内核微架构、互连架构、高性能IP、设计方法、测试验证等关键领域持续深耕，形成并自主拥有11项CPU关键核心技术，系统构建“自主不封闭，兼容不依附”的ZX86指令集知识产权体系，走出了一条自主发展且不受限制的创新道路。

兆芯完整掌握高性能IP自主创新研发能力，实现关键 IP 全自主设计，不受国外技术限制，已成功实现自主高性能演进。兆芯自主创新研发的各类高性能IP，包括高速IO接口、内存控制器、模拟电路等，种类丰富且规格同步国际先进规格，兼容性稳定性优异，通过官方认证并达到产业化水平。凭借卓越的自主 IP 创新能力，兆芯在产品迭代中能够规避第三方 IP 授权风险，牢牢掌握自主发展主动权。

当前，兆芯开先KX-7000系列PC/嵌入式处理器、开胜KH-50000系列服务器处理器等核心产品，在提供卓越计算性能的同时，支持大容量DDR5/DDR4高速内存，以及PCIe 5.0、PCIe 4.0、USB 3.2 Gen2、SATA 3.2等各类高速IO接口，规格对标同期国际主流水平，大幅提升各类计算平台的性能与用户体验。与此同时，兆芯自主研发的 ZPI 互连技术迭代至 5.0 版本，凭借更高带宽、更低延迟与功耗，支撑开胜 KH-50000 服务器处理器实现最高四路高效互连，显著增强服务器系统计算密度与效率，为人工智能、云计算、大数据等前沿应用提供坚实算力支撑，充分彰显兆芯在高性能 IP 领域的持续创新与实践能力。

参与 IP 核工作组建设以来，兆芯依托深厚的自主 IP 研发经验，积极参与标准体系规划、技术指标研讨、验证方法论证等工作，通过结合通用处理器 IP 核研发实践，分享自主 IP 核全流程质量管控体系，并联动产业链伙伴，推动 IP 核标准与处理器、系统级芯片（SoC）设计规范协同，打通 IP 核到终端产品的标准化链路，助力产业生态高效协同。

未来，兆芯将继续深度参与 IP 核工作组各项工作，以自主 IP 核研发创新为根基，积极贡献技术方案与产业实践，推动 IP 核标准体系不断完善。同时，兆芯将持续加大自主 IP 核研发投入，聚焦高性能、高安全、高兼容的处理器核心 IP 与配套 IP 突破，以标准化、自主化的 IP 核产品赋能产业链上下游，为科技自立自强贡献强劲 “芯” 力量。

关于兆芯

兆芯坚持自主创新、生态完善、好用不贵的发展理念，掌握自主通用处理器及其系统平台芯片研发设计的核心技术，全面覆盖其微架构与实现技术等关键领域，构建了健全的知识产权体系，致力于为用户提供高效、兼容、安全的自主通用处理器和芯片组等产品，构建从云到边再到端等各种应用场景下的计算解决方案，助力政务、金融、教育、网络通信、能源、交通、医疗、工业制造等行业应用的平滑迁移、节约用户迁移成本、支撑国家产业信息安全和国家数字经济实现高质量发展。