首先开门见山的回答这个问题——LUT的作用是 实现所有的逻辑函数 ,也就是类似于计算Y=A&B+C+D之类的算式结果!
LUT是什么构成的?
xilinx的LUT是4输入1输出的 RAM ,也就是4根地址线的,一根数据线的RAM,并且I1是高地址位,I4是低地址位,样子参考下图。I1到I4就是地址线,O是输出数据线。
RAM怎么实现逻辑运算?
假设要实现运算Y=A&B+C+D。假设I1代表A,I2代表B,I3代表C,I4代表D,O代表Y。此时将下表存入LUT中。从下表可以看出,LUT存储的就是函数Y=A&B+C+D的真值表。 **4个输入信号的地址对应的位置上存储的就是4个地址进行逻辑运算后的真值!** 这样任何4输入的所有逻辑运算都可以通过存取真值表的方法实现。一旦输入地址中的任何一个数,立马就会输出存储位置上对应的结果。
verilog怎么实现上面的函数呢?
reg Y;
reg [3:0] I ;
always@(*)begin Y=(I[0] & I1) | I2 | I3;end
请注意( )里面是 ,代表不需要时钟,实现的是组合逻辑。如果最后一行变成如下:
always@(posedge clk)begin Y=(I[0] & I1) | I2 | I3;end
则生成的不是一个LUT是一个LUT加一个触发器FF。如下图。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
RAM
-
触发器
-
LUT
-
FPGA系统
-
Verilog语言
相关推荐
LUT中文名字叫查找表。以7系列的FPGA为例,每一个Slice里面有四个LUT。FPGA就是通过LUT实现大量的组合逻辑,以及SLICEM
发表于 03-13 10:28
•2144次阅读
下面给大家介绍FPGA LUT的结构
发表于 07-09 04:57
`在FPGA中,实现逻辑的基本单元是查找表(LUT)而非基本门电路。目前的FPGA中,单一LE或者Cell通常能实现至少4输入查找表的逻辑功能。4输入查找表可以看成是具有4位地址1位数据的存储器
发表于 07-30 18:11
想要了解以下术语的确切含义:“使用的LUT触发器对的数量”“带有未使用的触发器的号码”“带有未使用LUT的数字”“最常用的LUT-FF对的数量”“独特控制集的数量”什么是7系列的“LUT
发表于 10-23 10:21
你好,当我在原理图视图中单击LUT时,它会按预期显示逆变器。但我想知道它是通过逆变器在Xilinx FPGA上实现还是实际上原理图不等同于FPGA的真相?谢谢,Ĵ以上来自于谷歌翻译以下为原文Hi
发表于 01-29 09:22
你好。我正在写一篇技术论文和需要知道LUT和Kintex 7 FPGA芯片中的FF所需的资源。资源可以是晶体管数量,栅极数,芯片面积大小等等。我在一个网站上听说LUT需要2.5倍的“FPGA
发表于 02-27 13:49
大家好,如果我想使用spartan 6 FPGA实现简单的“和”门,请说。我理解“和”门将被模拟到查找表中。有人可以对此有所了解吗?和门真值表是否被移植到LUT?LUT中是否有pmos
发表于 08-09 09:16
嗨,我是FPGA设计数字系统的初学者。我对合成的结果有疑问。当我设计一个简单的15位2输入加法器或11位3输入加法器时,合成结果示意图有LUT6,LUT2,CARRY4嵌段。我知道
发表于 05-25 09:22
LUT与真值表有何关系?FPGA是如何通过两个相同输入的LUT5和一个MUX组成LUT6的?
发表于 11-02 06:12
LUT如何如何构成逻辑函数;2个LUT通过互连可以构成7bit输入,单bit输出的逻辑。实现方式为两个LUT的输入信号A1,A2,A3,A4
发表于 10-26 14:31
•1w次阅读
在FPGA中,实现逻辑的基本单元是查找表(LUT)而非基本门电路。目前的FPGA中,单一LE或者Cell通常能实现至少4输入查找表的逻辑功能。
发表于 12-29 17:27
•14次下载
在Versal ACAP中,同一个CLB内同一列的LUT是可以级联的,这是与前一代FPGA UltraScale+系列的一个显著不同点。这里我们先看看Versal中LUT的结构,如下图所示(图片来源
发表于 03-27 09:52
•2821次阅读
xilinx的LUT是**4输入1输出的** **RAM** ,也就是4根地址线的,一根数据线的RAM,并且I1是高地址位,I4是低地址位,样子参考下图。I1到I4就是地址线,O是输出数据线。
发表于 03-21 14:06
•1096次阅读
xilinx的LUT是**4输入1输出的** **RAM** ,也就是4根地址线的,一根数据线的RAM,并且I1是高地址位,I4是低地址位,样子参考下图。I1到I4就是地址线,O是输出数据线。
发表于 04-30 11:40
•1137次阅读
我们知道FPGA由LUT、IO接口、时钟管理单元、存储器、DSP等构成,我觉得最能代表FPGA特点的就是LUT了。当然不同厂家、同一厂家不同
发表于 05-25 09:29
•2601次阅读
评论