0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性之反射(八)

CHANBAEK 来源:从狒狒进化到硬件工程师 作者:李晓晶(Sem.li) 2023-04-23 12:36 次阅读

16阻抗补偿技术

针对传输线上寄生电容和寄生电感带来的反射噪声,在现实PCB设计中是无法避免的。例如2个PCB板通过B2B连接器结合时,B2B连接器的寄生电感。下图是一对B2B连接器,可以将两块PCB连接起来。

pYYBAGREtP-ATg86AAQJ4Bn5SQU006.png

使用补偿设计可以抵消一部分反射噪声。此种补偿设计的出发点就是尽量让信号,在传输线上传输的过程中,不要感受到很大的感性突变,即信号遇到的传输线阻抗始终是一致的。在之前的文章《信号完整性之传输线--四》的文章中提到,理想传输线的一阶模型

pYYBAGREtRWATxLPAAAXf2JqRCg805.png

Z0是传输线特征阻抗(单位Ω);L0是单位长度电感(单位nH/in);C0是单位长度电容(单位nF/in);L是整段传输线总电感(单位nH);C是整段传输线总电容(单位nF)。

在感性阻抗突变L1的附近添加补充电容C1,可以将感性突变补偿成一段阻抗可控的传输线。

pYYBAGREtSmAMv5XAAAOFLl2mso771.png

为了将反射信号噪声降低到最小,需要找到一个合适的电容值。使感性阻抗突变这一段传输线的阻抗等于传输线目标,即Z0=Z1。由此得知:

poYBAGREtTyAGEduAAAO2XMyogw062.png

例如某连接器的寄生电感为10nH,传输线阻抗是50R,则总的补充电容为

C1=10/50*50=4pF。连接器左右两边各1个2pf的电容是比较推荐的补偿方式。

上述的这种方法,根据信号上升时间不同,对反射噪声的补充不同。有时可以降低75%的反射噪声。除了连接器,此方法也可用在其他有感性突变的电路中,例如过孔、电阻等。

如下是仿真数据。首先是L1=0nH和L1=10nH的波形

pYYBAGREtVGAJlNTAACDFN7-yTY214.png

看仿真结果,传输线上没有寄生电感时,波形没有反射(绿色波形)。当有一个10nH的寄生电感存在时,波形明显反射(黄色过冲)。

poYBAGREtX-AFx4VAABuAmDPRfo333.png

针对L1=10nH,在L1左右两边各放置1个2pf电容C2和C3(C2+C3=4pf),仿真电路如下

pYYBAGREtaSANbHqAABXICE2yho282.png

看仿真结果,信号过冲已经比电容不存在时降低了大约0.2V。

poYBAGREtbiAUXw4AABpSnogVDo042.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4222

    文章

    22474

    浏览量

    385847
  • 连接器
    +关注

    关注

    96

    文章

    12641

    浏览量

    133139
  • PCB设计
    +关注

    关注

    392

    文章

    4572

    浏览量

    83232
  • 信号完整性
    +关注

    关注

    65

    文章

    1337

    浏览量

    94916
  • 反射
    +关注

    关注

    0

    文章

    64

    浏览量

    15803
收藏 人收藏

    评论

    相关推荐

    112G高速连接器又添重磅玩家 安费诺发布新品释放AI硬件算力效能

    ,ExaMAX2® Gen2较上一代在性能方面有了显著改进。此次升级将使ExaMAX2® 连接器在信号完整性(包括反射和隔离)方面成为性能最佳的112G连接器之一。
    的头像 发表于 07-21 09:16 3268次阅读
    112G高速连接器又添重磅玩家 安费诺发布新品释放AI硬件算力效能

    Amphenol安费诺焕新发布ExaMAX2® Gen2 解放AI硬件算力效能,引领112G风潮!

    ,ExaMAX2 Gen2较上一代在性能方面有了显著改进。此次升级将使ExaMAX2连接器在信号完整性(包括反射和隔离)方面成为性能最佳的112G连接器之一。
    发表于 07-13 16:48 598次阅读
    Amphenol安费诺焕新发布ExaMAX2® Gen2 解放AI硬件算力效能,引领112G风潮!

    基于Hyperlynx的反射仿真与分析

    。PCB设计中最主要的信号完整性问题是反射和串扰,文中主要研究了工型拓扑中反射信号的影响,通过仿真得到一些减弱电路中
    发表于 11-15 09:44 37次下载
    基于Hyperlynx的<b class='flag-5'>反射</b>仿真与分析

    信号完整性简介及protel信号完整性设计指南

    引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。 源端与负载端阻抗不匹配会引起线上反射,负载将一部分电压反射回源端。如果负载阻抗小
    发表于 11-16 13:24 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介及protel<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>设计指南

    PCB电路设计中的相关术语解析

    信号完整性(Singnal Integrity)是指一个信号在电路中产生正确的相应的能力。信号具有良好的信号
    发表于 04-12 15:08 1852次阅读

    PCB初学者必须了解的10个概念

    学习高速PCB设计,首先得明白一些基本概念,比如什么是电磁干扰(EMI)?什么是信号完整性(SI)?什么是反射(reflection)?磨刀不误砍柴工,打好基础,才能更快的入门高速PCB设计。
    的头像 发表于 05-22 17:17 7612次阅读

    信号完整性分析及在高速PCB设计中的应用

    本文首先介绍了传输线理论,详细分析了高速PCB设计中的信号完整性问题,包括反射、串扰、同步开关噪声等,然后利用Mentor Graphics公司的EDA软件HyperLynx对给定电路模型进行了
    发表于 07-01 10:53 0次下载

    信号完整性反射(一)

    信号沿互连线传播时,如果感受到的瞬态阻抗发生变化,则一部分信号反射回源端,另一部分信号发生失真并且继续向负载端传输过去。这是单一信号网络中
    的头像 发表于 04-15 15:50 1343次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(一)

    信号完整性反射(二)

    传输线的终端匹配有三种特殊情况:开路、短路、终端阻抗和传输线阻抗匹配。
    的头像 发表于 04-15 15:58 813次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(二)

    信号完整性反射(三)

    TDR称为时域反射计,可以用来测量本身没有电压源的无源互连线特性。下图是TDR的内部结构。源端输出一个35ps~150ps的快速上升沿信号信号经过一个50R的校准电阻和一段很短的50R同轴电缆线,到达设备的前面板连接端子。此连
    的头像 发表于 04-15 16:03 645次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(三)

    信号完整性反射(四)

    现在的芯片管脚越来越多,管脚间距越来越小。有些走线即使想做阻抗控制,也受限于芯片管脚数和管脚间距,在芯片下方走线不得不变窄。当这些走线从芯片下方走出来后,宽度又会恢复到阻抗要求的值。如下图所示,黄色部分的走线是在SOC下方(红框中)走过,线宽比较窄。走出SOC之后(红框外面),走线变粗。在走线宽度变化点,就是阻抗突变点。
    的头像 发表于 04-15 16:05 796次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(四)

    信号完整性反射(五)

    信号线有分支一说,黄色箭头所示即为分支,也称为桩线。除了PCB板上的走线,芯片封装中的走线也是桩线的组成部分。这些分支是影响信号反射波形的因素之一。DATA线是SOC和DDR点对点传输的,没有分支
    的头像 发表于 04-15 16:07 902次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(五)

    信号完整性反射(六)

    之前的文章讲述的都是阻性终端负载的反射。其实在负载(芯片管脚)上也有输入电容存在,通常都是几个pf。如下Table 174是某颗LPDDR4的各个输入ball的输入电容值。特别是当出现一个源端同时驱动多个负载时,负载端的输入电容并联总值会更大,例如SOC驱动多个DDR芯片。
    的头像 发表于 04-23 11:50 673次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(六)

    信号完整性反射(七)

    高速信号沿着传输线传播时,如果传输线中出现90度的拐角,此处就会有阻抗突变发生,导致信号反射及失真。将90度拐角改为45度拐角,可以降低阻抗突变的影响。而使用线宽固定的弧形拐角,效果会更好。
    的头像 发表于 04-23 12:32 631次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(七)

    高速PCB设计入门概念问答分享

    信号完整性是指信号信号线上的质量。信 号具有良好的信号完整性是指当在需要的时候,具有所必需达到
    发表于 12-05 14:21 101次阅读