0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性之反射(四)

CHANBAEK 来源:从狒狒进化到硬件工程师 作者:李晓晶 2023-04-15 16:05 次阅读

10 传输线中某一段传输线宽度和阻抗变化对反射的影响

现在的芯片管脚越来越多,管脚间距越来越小。有些走线即使想做阻抗控制,也受限于芯片管脚数和管脚间距,在芯片下方走线不得不变窄。当这些走线从芯片下方走出来后,宽度又会恢复到阻抗要求的值。如下图所示,黄色部分的走线是在SOC下方(红框中)走过,线宽比较窄。走出SOC之后(红框外面),走线变粗。在走线宽度变化点,就是阻抗突变点。

poYBAGQ6WneAdzZgAAEGAfgeExk026.png

走线变窄,阻抗变大。走线变宽,阻抗变小。

问题来了,多长的线段、多大的阻抗变化会造成信号完整性问题呢?针对这个问题,有三个因素影响信号完整性,这段阻抗突变走线的长度、阻抗突变的阻抗值、传输在这段走线上的信号上升时间。

(一)传输线阻抗偏差(阻抗突变)对信号的影响

上一篇提到过,希望反射信号(噪声)要小于电压摆幅5%。想达到这个目的,就需要保证传输线特性阻抗变化率小于10%。这也是为什么很多芯片的design guide中要求高速信号阻抗控制的公差是±10%的原因。

如下仿真电路,在源端和负载端之间有两段串联的传输线组成,即TL2和TL1。TL2类似上图中在芯片下方宽度较窄的走线。TL1类似红框外面,正常宽度(50R阻抗控制)的走线。通过仿真,调整TL2的阻抗,看看TL2的阻抗突变对信号有什么影响。首先将TL2的阻抗控制在50R±10%

poYBAGQ6WoeAbfblAABdhTNLKAE701.png

本仿真电路中,电压标准摆幅是1.35V(因为是LPDDR3),那么电压摆幅的±5%分别为

上限:1.35+1.35x5%=1.4175V

下限:1.35-1.35x5%=1.2825V

即信号振荡(包括振铃)不超过这两个限值即可。

如下为TL2传输线阻抗分别设置为55R,50R和45R时的仿真结果。可以看到TL2传输线阻抗控制在±10%时,虽然有振荡,仿真结果显示的电压摆幅都在1.35V的±5%之内。

poYBAGQ6WpKAGknnAAC0saZrfNQ599.png

接下来,如下图,将TL2传输线阻抗调大到50R±15%。

pYYBAGQ6WpmANl5nAAB_nyk4M-E716.png

可以看到TL2传输线阻抗为57.5R或者42.5R时,信号摆幅已经很接近1.35±5%的限值。考虑到实际的PCB生产中,实物并非如理论那般精确(例如理论上一条导线是根长方体,即上下一样宽。实际PCB生产时,一条导线的上边比下边窄,是一种梯形体)。实际信号摆幅很有可能会超过5%的限值。因此阻抗控制在Z0±10%之内,是我们在设计中要遵守的一个规则。

poYBAGQ6WqKAR7gWAACQLLU8ErI473.png

(二)有阻抗偏差的传输线长度对信号的影响

阻抗突变线(本文开头那张图,红色框中芯片下方,宽度变窄的走线)越短,反射对信号完整性的影响越小。那么问题是,这段走线多短,才不会影响信号完整性呢。和上一篇中提到的结果一样,当时延小于上升时间的20%时,反射几乎看不见。当时延超过上升时间的20%时,振铃就会明显了。因此当时延TD>Tr x 20%时,这段阻抗突变线对信号完整性的影响就比较大了。

例如某信号的上升时间是Tr(ns),某段走线的长度时L(in),因为针对FR4的走线,信号速度是6in/ns,信号延迟是TD,因此

pYYBAGQ6WqmAGU6BAAAe6J5h0CA347.png

经验结论是:即当走线长度L大于1.2倍的Tr时,这段走线会影响信号完整性。当走线长度L小于1.2倍的Tr时,这段走线对信号完整性的影响比较小。

如下是电路仿真,设置信号频率是200MHz

首先测量信号的上升时间(注:有些芯片的IBIS模型中会给出上升时间)。我使用的这颗芯片,是仿真软件自带的IBIS模型。在其中没有找到相关参数,因此我试着自己测量它的上升时间。按照10%~90%的电压振幅,测量上升时间如下图大约在195ps,即0.195ns

pYYBAGQ6WrOAF52yAAC9pbAi1CA685.png

按照经验公式,当TL2的长度L>信号上升时间的1.2倍时,即当TL2的长度达到0.234in时,这段阻抗突变的走线就会影响信号质量了。

本次仿真信号上升时间Tr=0.195ns,Tr的1.x倍如下:

Tr x 1=0.195

Tr x 1.1=0.214

Tr x 1.2=0.234

Tr x 1.3=0.253

设计仿真电路,调整TL2的长度,分别为0.195/0.214/0.234/0.253in,看看结果是什么。

pYYBAGQ6WryAP-mZAACRGBW7Cmk644.png

仿真结果如下:

poYBAGQ6WsiAXqBWAADbn43ZOuk401.png

按照要求,按照电压摆幅不能超过5%,

上限:1.35+1.35x5%=1.4175V

下限:1.35-1.35x5%=1.2825V

当TL2的长度是Tr上升时间的1.2倍时,仿真波形的电压摆幅已经很接近极限值。当TL2的长度是Tr上升时间的1.3倍时,仿真波形的电压摆幅超过极限值。

本文结论:因此针对本文的话题,传输线中某一段走线阻抗突变了,为了使这段阻抗突变走线不至于影响信号质量,需要:

(1)阻抗突变控制在目标阻抗的±10%以内

(2)阻抗突变的走线长度不超过信号上升时间的1.2倍,最好是阻抗突变的走线长度不超过信号上升时间的1倍。此处走线长度单位是in,信号上升时间单位是ns。

注:就我的理解(不一定准确),以上两个条件满足其中任何一个,都对信号质量有好的改善。当然两个都做到最好。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    38

    文章

    3750

    浏览量

    215796
  • 信号
    +关注

    关注

    11

    文章

    2643

    浏览量

    75433
  • 信号完整性
    +关注

    关注

    65

    文章

    1337

    浏览量

    94930
  • 管脚
    +关注

    关注

    1

    文章

    222

    浏览量

    31623
  • 传输线
    +关注

    关注

    0

    文章

    355

    浏览量

    23772
收藏 人收藏

    评论

    相关推荐

    112G高速连接器又添重磅玩家 安费诺发布新品释放AI硬件算力效能

    ,ExaMAX2® Gen2较上一代在性能方面有了显著改进。此次升级将使ExaMAX2® 连接器在信号完整性(包括反射和隔离)方面成为性能最佳的112G连接器之一。
    的头像 发表于 07-21 09:16 3302次阅读
    112G高速连接器又添重磅玩家 安费诺发布新品释放AI硬件算力效能

    Amphenol安费诺焕新发布ExaMAX2® Gen2 解放AI硬件算力效能,引领112G风潮!

    ,ExaMAX2 Gen2较上一代在性能方面有了显著改进。此次升级将使ExaMAX2连接器在信号完整性(包括反射和隔离)方面成为性能最佳的112G连接器之一。
    发表于 07-13 16:48 601次阅读
    Amphenol安费诺焕新发布ExaMAX2® Gen2 解放AI硬件算力效能,引领112G风潮!

    基于Hyperlynx的反射仿真与分析

    。PCB设计中最主要的信号完整性问题是反射和串扰,文中主要研究了工型拓扑中反射信号的影响,通过仿真得到一些减弱电路中
    发表于 11-15 09:44 37次下载
    基于Hyperlynx的<b class='flag-5'>反射</b>仿真与分析

    信号完整性简介及protel信号完整性设计指南

    引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。 源端与负载端阻抗不匹配会引起线上反射,负载将一部分电压反射回源端。如果负载阻抗小
    发表于 11-16 13:24 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介及protel<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>设计指南

    PCB电路设计中的相关术语解析

    信号完整性(Singnal Integrity)是指一个信号在电路中产生正确的相应的能力。信号具有良好的信号
    发表于 04-12 15:08 1856次阅读

    PCB初学者必须了解的10个概念

    学习高速PCB设计,首先得明白一些基本概念,比如什么是电磁干扰(EMI)?什么是信号完整性(SI)?什么是反射(reflection)?磨刀不误砍柴工,打好基础,才能更快的入门高速PCB设计。
    的头像 发表于 05-22 17:17 7617次阅读

    信号完整性分析及在高速PCB设计中的应用

    本文首先介绍了传输线理论,详细分析了高速PCB设计中的信号完整性问题,包括反射、串扰、同步开关噪声等,然后利用Mentor Graphics公司的EDA软件HyperLynx对给定电路模型进行了
    发表于 07-01 10:53 0次下载

    信号完整性反射(一)

    信号沿互连线传播时,如果感受到的瞬态阻抗发生变化,则一部分信号反射回源端,另一部分信号发生失真并且继续向负载端传输过去。这是单一信号网络中
    的头像 发表于 04-15 15:50 1372次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(一)

    信号完整性反射(二)

    传输线的终端匹配有三种特殊情况:开路、短路、终端阻抗和传输线阻抗匹配。
    的头像 发表于 04-15 15:58 826次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(二)

    信号完整性反射(三)

    TDR称为时域反射计,可以用来测量本身没有电压源的无源互连线特性。下图是TDR的内部结构。源端输出一个35ps~150ps的快速上升沿信号信号经过一个50R的校准电阻和一段很短的50R同轴电缆线,到达设备的前面板连接端子。此连
    的头像 发表于 04-15 16:03 653次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(三)

    信号完整性反射(五)

    信号线有分支一说,黄色箭头所示即为分支,也称为桩线。除了PCB板上的走线,芯片封装中的走线也是桩线的组成部分。这些分支是影响信号反射波形的因素之一。DATA线是SOC和DDR点对点传输的,没有分支
    的头像 发表于 04-15 16:07 912次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(五)

    信号完整性反射(六)

    之前的文章讲述的都是阻性终端负载的反射。其实在负载(芯片管脚)上也有输入电容存在,通常都是几个pf。如下Table 174是某颗LPDDR4的各个输入ball的输入电容值。特别是当出现一个源端同时驱动多个负载时,负载端的输入电容并联总值会更大,例如SOC驱动多个DDR芯片。
    的头像 发表于 04-23 11:50 689次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(六)

    信号完整性反射(七)

    高速信号沿着传输线传播时,如果传输线中出现90度的拐角,此处就会有阻抗突变发生,导致信号反射及失真。将90度拐角改为45度拐角,可以降低阻抗突变的影响。而使用线宽固定的弧形拐角,效果会更好。
    的头像 发表于 04-23 12:32 640次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(七)

    信号完整性反射(八)

     针对传输线上寄生电容和寄生电感带来的反射噪声,在现实PCB设计中是无法避免的。例如2个PCB板通过B2B连接器结合时,B2B连接器的寄生电感。下图是一对B2B连接器,可以将两块PCB连接起来。
    的头像 发表于 04-23 12:36 366次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(八)

    高速PCB设计入门概念问答分享

    信号完整性是指信号信号线上的质量。信 号具有良好的信号完整性是指当在需要的时候,具有所必需达到
    发表于 12-05 14:21 106次阅读