0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性之反射(七)

CHANBAEK 来源:从狒狒进化到硬件工程师 作者:李晓晶(Sem.li) 2023-04-23 12:32 次阅读

14 传输线拐角对信号的影响

高速信号沿着传输线传播时,如果传输线中出现90度的拐角,此处就会有阻抗突变发生,导致信号反射及失真。将90度拐角改为45度拐角,可以降低阻抗突变的影响。而使用线宽固定的弧形拐角,效果会更好。

为什么90度的拐角,会影响阻抗突变,进而导致信号反射和失真呢?这是因为直角弯曲处的额外线宽带来了阻抗变化。如下图左边是直角走线,右边是45度拐角走线。右边走线比左边走线少了一块(黑色缺角部分)。在实际PCB上,绿色是铜层,左边走线比右边走线多了一些铜层,走线宽度变宽了。它就像一个容性突变。

pYYBAGREs-2AGTRAAAAqZgYhUDo597.png

不过这个突变对于信号影响比较有限。在上一篇文章中,我们提到芯片内部管脚处的寄生电容大约在1pf左右。和芯片管脚寄生电容相比,这种直角走线带来的容性阻抗更小。例如一条宽度是1.65mm的传输线,它的直角走线造成的容性阻抗大约在100fF(0.1pf)量级。计算过程如下:

如上图左边红色框是一个宽度为W的正方形铜面,左边红色框中的铜面积(绿色)要比右边红色框中的铜面积多一些,这多出的部分就是容性阻抗变化的部分。我们取极端一点的值,假设左边铜面积比右边铜面积多一半。

设左边正方形铜面的电容为Cs,则多出的电容Cc为

Cc=0.5xCs

之前的文章《信号完整性之关于电容的知识》提到单位长度电容为CL

因此Cc=0.5xCLxW

在另一篇文章《信号完整性之传输线二》中提到单位长度电容CL和传输线阻抗Z0之间的关系是

poYBAGREtASAaXIrAACW3EFY7Ts369.png


取ξr=4(常见FR4板材的这个参数大约在3.8~4.5之间),Z0=50R

pYYBAGREtCCARUvBAAAf0mT0RJA215.png

Cc=0.5 x0.065 x2 x(83/50)=0.107pf=107fF。即一条1.65mm宽的传输线,直角走线比45度角走线多出107fF的寄生电容。

通常6层或者8层PCB设计中,DDR走线宽度大约在0.1mm,因此由它的直角走线带来的容性阻抗差值会更小。

除了这一点点容性阻抗的影响,不建议直角走线的另一个原因是拐角尖端处 的电场很高,它是由传输线外边缘的尖锐程度(直角)引起的。很高的直流电场会使拐角处的细丝变长,并且带来长久的可靠性问题。

总之,从信号完整性的角度看,之前提到的PCB叠层设计、传输线宽度变化、信号换层、返回路径间隙、源端和负载端的布局拓扑、距离等因素都比拐角走线重要的多。

15 感性突变对信号的影响

传输线上除了容性阻抗,也有感性阻抗存在。例如传输线上串联电阻的寄生电感、各种接插件的寄生电感、返回路径上的间隙等,都会带来感性阻抗。感性阻抗存在于信号路径,也会存在于返回路径。虽然信号路径和返回路径之间有局部互感存在,但是更多影响信号质量的还是这些存在于信号路径、返回路径的局部自感。

(一)串联寄生电感值对信号的影响

对于高速信号中快速上升的信号边沿,串联回路电感最初就像一个高阻抗元件,会产生返回源端的正反射,同时在负载端信号产生过冲。(结合上一篇的容性负载仿真波形,和本篇的感性负载仿真波形,可以看到容性负载带来负反射电压、感性负载带来正反射电压)。如下是一个仿真电路,L1分别取值为0nH、1nH、5nH和10nH。

poYBAGREtEyAAID6AACd0K-MG7g369.png

仿真结果如下:感性负载在负载终端带来过冲,电感值越大过冲越明显。

pYYBAGREtGeAQ7sJAABh2dXUD6Y475.png

(二)串联寄生电感最大值和信号上升时间的约束关系

这些电感是串联在传输线上,换句话说它是和Z0串联在一起,组成传输线。通常我们要求传输线阻抗的最大偏差是Z0±10%。让我们以此来算算看,按照这个阻抗偏差要求,能得到什么?

电感属于通直流隔交流的元件。高速信号的上升沿和下降沿,对于电感而言算是交流。高速信号的高电平和低电平,对于电感而言算是直流。下面是电感阻抗的公式:dI是高速信号上升沿电流,dt是高速信号上升沿时间.

poYBAGREtHaAbSvGAABPMWhVMH4973.png

为了确保电感阻抗小于传输线阻抗的10%,可以允许的最大电感值是:

pYYBAGREtIOABYk5AAAqVDjOTxg042.png

例如传输线阻抗为50R,线上传输的高速信号上升时间为1ns,则可以允许的最大串联电感值为:Lmax=0.1x50x1ns=5nH。

我们仿真电路中的信号源上升时间是Tr=0.195ns,则理论上可以接受的:传输线上串入的最大寄生电感是Lmax≈1nH。针对上图仿真电路,分别取值L1为0nH、0.5nH、1nH、2nH。仿真结果如下:可以看出在L1为1nH时,波形开始有一点过冲了。在2nH时已经比较明显了。

pYYBAGREtJaAV8imAABaFU5q7Yw404.png

高速信号设计中,传输线上常见串接的是电阻或者连接器。来看看它们的寄生电感有多大。

针对SMT电阻,查了Yageo和Rohm的电阻参数,没有找到关于寄生电感的描述。只是在一本书中看到SMT电阻的串联回路电感大约在2nH左右。早期的DDR2还可以看到在地址线上串联源端电阻。后来的DDR3和DDR4就看不到源端串联电阻了。这可能是一个原因。

针对连接器,找了罗森博格、安费诺连接器的规格书,其中都没有提到寄生电感的参数。只是给出了可以支持的高速信号传输最大频率。如下是罗森博格一款连接器规格书中关于电气参数的描述。顺带说一句,它是一组差分信号连接器,因此阻抗是100R。

poYBAGREtKqAcAV-AAETAtKHJiQ495.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 串联
    +关注

    关注

    6

    文章

    387

    浏览量

    37254
  • pcb
    pcb
    +关注

    关注

    4222

    文章

    22472

    浏览量

    385823
  • 信号完整性
    +关注

    关注

    65

    文章

    1337

    浏览量

    94916
  • 传输线
    +关注

    关注

    0

    文章

    354

    浏览量

    23769
  • 高速信号
    +关注

    关注

    1

    文章

    192

    浏览量

    17628
收藏 人收藏

    评论

    相关推荐

    112G高速连接器又添重磅玩家 安费诺发布新品释放AI硬件算力效能

    ,ExaMAX2® Gen2较上一代在性能方面有了显著改进。此次升级将使ExaMAX2® 连接器在信号完整性(包括反射和隔离)方面成为性能最佳的112G连接器之一。
    的头像 发表于 07-21 09:16 3262次阅读
    112G高速连接器又添重磅玩家 安费诺发布新品释放AI硬件算力效能

    Amphenol安费诺焕新发布ExaMAX2® Gen2 解放AI硬件算力效能,引领112G风潮!

    ,ExaMAX2 Gen2较上一代在性能方面有了显著改进。此次升级将使ExaMAX2连接器在信号完整性(包括反射和隔离)方面成为性能最佳的112G连接器之一。
    发表于 07-13 16:48 598次阅读
    Amphenol安费诺焕新发布ExaMAX2® Gen2 解放AI硬件算力效能,引领112G风潮!

    基于Hyperlynx的反射仿真与分析

    。PCB设计中最主要的信号完整性问题是反射和串扰,文中主要研究了工型拓扑中反射信号的影响,通过仿真得到一些减弱电路中
    发表于 11-15 09:44 37次下载
    基于Hyperlynx的<b class='flag-5'>反射</b>仿真与分析

    信号完整性简介及protel信号完整性设计指南

    引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。 源端与负载端阻抗不匹配会引起线上反射,负载将一部分电压反射回源端。如果负载阻抗小
    发表于 11-16 13:24 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>简介及protel<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>设计指南

    PCB电路设计中的相关术语解析

    信号完整性(Singnal Integrity)是指一个信号在电路中产生正确的相应的能力。信号具有良好的信号
    发表于 04-12 15:08 1852次阅读

    PCB初学者必须了解的10个概念

    学习高速PCB设计,首先得明白一些基本概念,比如什么是电磁干扰(EMI)?什么是信号完整性(SI)?什么是反射(reflection)?磨刀不误砍柴工,打好基础,才能更快的入门高速PCB设计。
    的头像 发表于 05-22 17:17 7611次阅读

    信号完整性分析及在高速PCB设计中的应用

    本文首先介绍了传输线理论,详细分析了高速PCB设计中的信号完整性问题,包括反射、串扰、同步开关噪声等,然后利用Mentor Graphics公司的EDA软件HyperLynx对给定电路模型进行了
    发表于 07-01 10:53 0次下载

    信号完整性反射(一)

    信号沿互连线传播时,如果感受到的瞬态阻抗发生变化,则一部分信号反射回源端,另一部分信号发生失真并且继续向负载端传输过去。这是单一信号网络中
    的头像 发表于 04-15 15:50 1343次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(一)

    信号完整性反射(二)

    传输线的终端匹配有三种特殊情况:开路、短路、终端阻抗和传输线阻抗匹配。
    的头像 发表于 04-15 15:58 813次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(二)

    信号完整性反射(三)

    TDR称为时域反射计,可以用来测量本身没有电压源的无源互连线特性。下图是TDR的内部结构。源端输出一个35ps~150ps的快速上升沿信号信号经过一个50R的校准电阻和一段很短的50R同轴电缆线,到达设备的前面板连接端子。此连
    的头像 发表于 04-15 16:03 644次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(三)

    信号完整性反射(四)

    现在的芯片管脚越来越多,管脚间距越来越小。有些走线即使想做阻抗控制,也受限于芯片管脚数和管脚间距,在芯片下方走线不得不变窄。当这些走线从芯片下方走出来后,宽度又会恢复到阻抗要求的值。如下图所示,黄色部分的走线是在SOC下方(红框中)走过,线宽比较窄。走出SOC之后(红框外面),走线变粗。在走线宽度变化点,就是阻抗突变点。
    的头像 发表于 04-15 16:05 795次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(四)

    信号完整性反射(五)

    信号线有分支一说,黄色箭头所示即为分支,也称为桩线。除了PCB板上的走线,芯片封装中的走线也是桩线的组成部分。这些分支是影响信号反射波形的因素之一。DATA线是SOC和DDR点对点传输的,没有分支
    的头像 发表于 04-15 16:07 902次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(五)

    信号完整性反射(六)

    之前的文章讲述的都是阻性终端负载的反射。其实在负载(芯片管脚)上也有输入电容存在,通常都是几个pf。如下Table 174是某颗LPDDR4的各个输入ball的输入电容值。特别是当出现一个源端同时驱动多个负载时,负载端的输入电容并联总值会更大,例如SOC驱动多个DDR芯片。
    的头像 发表于 04-23 11:50 673次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(六)

    信号完整性反射(八)

     针对传输线上寄生电容和寄生电感带来的反射噪声,在现实PCB设计中是无法避免的。例如2个PCB板通过B2B连接器结合时,B2B连接器的寄生电感。下图是一对B2B连接器,可以将两块PCB连接起来。
    的头像 发表于 04-23 12:36 361次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(八)

    高速PCB设计入门概念问答分享

    信号完整性是指信号信号线上的质量。信 号具有良好的信号完整性是指当在需要的时候,具有所必需达到
    发表于 12-05 14:21 101次阅读