0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

后段集成工艺(BEOL Integration Flow)- 2

Semi Connect 来源:Semi Connect 2023-01-13 10:19 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

双镶嵌 (Dual-Damascene)和多层金属互连接 (Multi-Interconnection)通孔-1(V1)和金属-2 (M2)互连的形成是通过双镶嵌 (Dual -Damascene)工艺实现的,如图所示。

ab9b90c0-92e5-11ed-bfe3-dac502259ad0.png

双镶嵌工艺分为先通孔 (Via-First) 和先沟槽(Trench-First)两种技术。以先通孔技术为例,首先沉积IMD2层(如 SiCN层,厚度约为 50nm,含碳低kPECVD 氧化硅黑金刚石层厚度约为 600nm),然后形成V1的图形并进行刻蚀。多层IMD1 的主要作用是提供良好的密封和覆盖更加多孔的低k介质。 为了平坦化,需要在通孔中填充底部抗反射涂层 (Bottom-Ani-Rellective Coatings, BARC),并沉积一层 LTO (Low Temperature Oxide)。随后形成M2 的图形并刻蚀氧化物,去除 BARC 并清洗后,沉积 Ta / TaN 阻挡层和 Cu 籽晶层,随后进行 Cu 填充(使用 ECP 法),并进行 CMP 平坦化,这样 M2 互连就形成了。 通过重复上述步骤,可以实现多层铜互连。相应的,先沟槽技术的双镶嵌工艺就是先实施 M2 沟槽制备再形成 V1 的图形并刻蚀氧化物,然后沉积阻挡层和籽晶层,最后进行 Cu 填充和 CMP 平坦化。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 工艺
    +关注

    关注

    4

    文章

    708

    浏览量

    30117
  • 金属
    +关注

    关注

    1

    文章

    619

    浏览量

    25049

原文标题:后段集成工艺(BEOL Integration Flow)- 2

文章出处:【微信号:Semi Connect,微信公众号:Semi Connect】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    锂电池制造:电芯后段处理中的除气工艺

    在锂离子电池的规模化制造中,电芯后段处理是将电极组件转化为合格成品的关键环节,直接决定电池的能量密度、循环寿命与安全性能。其中,除气工艺作为后段处理的核心工序,专门针对电芯在化成过程中产生的反应气体
    的头像 发表于 08-11 14:52 858次阅读
    锂电池制造:电芯<b class='flag-5'>后段</b>处理中的除气<b class='flag-5'>工艺</b>

    半导体分层工艺的简单介绍

    在指甲盖大小的硅片上建造包含数百亿晶体管的“纳米城市”,需要极其精密的工程规划。分层制造工艺如同建造摩天大楼:先打地基(晶体管层),再逐层搭建电路网络(金属互连),最后封顶防护(封装层)。这种将芯片分为FEOL(前道工序) 与 BEOL(后道工序) 的智慧,正是半导体工业
    的头像 发表于 07-09 09:35 1696次阅读
    半导体分层<b class='flag-5'>工艺</b>的简单介绍

    概伦电子集成电路工艺与设计验证评估平台ME-Pro介绍

    ME-Pro是概伦电子自主研发的用于联动集成电路工艺与设计的创新性验证评估平台,为集成电路设计、CAD、工艺开发、SPICE模型和PDK专业从业人员提供了一个共用平台。
    的头像 发表于 04-16 09:34 1548次阅读
    概伦电子<b class='flag-5'>集成</b>电路<b class='flag-5'>工艺</b>与设计验证评估平台ME-Pro介绍

    CMOS集成电路的基本制造工艺

    本文主要介绍CMOS集成电路基本制造工艺,特别聚焦于0.18μm工艺节点及其前后的变化,分述如下:前段工序(FrontEnd);0.18μmCMOS前段工序详解;0.18μmCMOS后段
    的头像 发表于 03-20 14:12 3700次阅读
    CMOS<b class='flag-5'>集成</b>电路的基本制造<b class='flag-5'>工艺</b>

    集成电路前段工艺的可靠性研究

    在之前的文章中我们已经对集成电路工艺的可靠性进行了简单的概述,本文将进一步探讨集成电路前段工艺可靠性。
    的头像 发表于 03-18 16:08 1496次阅读
    <b class='flag-5'>集成</b>电路前段<b class='flag-5'>工艺</b>的可靠性研究

    集成电路制造中的电镀工艺介绍

    本文介绍了集成电路制造工艺中的电镀工艺的概念、应用和工艺流程。
    的头像 发表于 03-13 14:48 2044次阅读
    <b class='flag-5'>集成</b>电路制造中的电镀<b class='flag-5'>工艺</b>介绍

    集成电路制造中的划片工艺介绍

    本文概述了集成电路制造中的划片工艺,介绍了划片工艺的种类、步骤和面临的挑战。
    的头像 发表于 03-12 16:57 2588次阅读
    <b class='flag-5'>集成</b>电路制造中的划片<b class='flag-5'>工艺</b>介绍

    接触孔工艺简介

    本文主要简单介绍探讨接触孔工艺制造流程。以55nm接触控工艺为切入点进行简单介绍。   在集成电路制造领域,工艺流程主要涵盖前段工艺(Fro
    的头像 发表于 02-17 09:43 1954次阅读
    接触孔<b class='flag-5'>工艺</b>简介

    集成电路工艺中的金属介绍

    本文介绍了集成电路工艺中的金属。 集成电路工艺中的金属 概述 在芯片制造领域,金属化这一关键环节指的是在芯片表面覆盖一层金属。除了部分起到辅助作用的阻挡层和种子层金属之外,在
    的头像 发表于 02-12 09:31 2404次阅读
    <b class='flag-5'>集成</b>电路<b class='flag-5'>工艺</b>中的金属介绍

    利用SSIS源、查找及目标组件集成PostgreSQL数据至ETL流程

    使用SSIS源、查找和目标组件在ETL中集成PostgreSQL数据 Devart SSIS Data Flow Components for PostgreSQL 允许您将 PostgreSQL
    的头像 发表于 02-07 09:24 1708次阅读
    利用SSIS源、查找及目标组件<b class='flag-5'>集成</b>PostgreSQL数据至ETL流程

    AMD Versal自适应SoC器件Advanced Flow概览(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自动为所有 AMD Versal 自适应 SoC 器件启用。请注意,Advanced Flow
    的头像 发表于 01-23 09:33 1354次阅读
    AMD Versal自适应SoC器件Advanced <b class='flag-5'>Flow</b>概览(下)

    集成电路新突破:HKMG工艺引领性能革命

    Gate,简称HKMG)工艺。HKMG工艺作为现代集成电路制造中的关键技术之一,对提升芯片性能、降低功耗具有重要意义。本文将详细介绍HKMG工艺的基本原理、分类
    的头像 发表于 01-22 12:57 3254次阅读
    <b class='flag-5'>集成</b>电路新突破:HKMG<b class='flag-5'>工艺</b>引领性能革命

    FinFet Process Flow-源漏极是怎样形成的

    本文介绍了FinFet Process Flow-源漏极是怎样形成的。 在FinFET制造工艺中,当完成伪栅极结构后,接下来的关键步骤是形成源漏极(Source/Drain)。这一阶段对于确保器件
    的头像 发表于 01-17 11:00 2524次阅读
    FinFet Process <b class='flag-5'>Flow</b>-源漏极是怎样形成的

    AMD Versal自适应SoC器件Advanced Flow概览(上)

    在最新发布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是启用了仅适用于 AMD Versal 自适应 SoC 器件的 Advanced Flow 布局布线
    的头像 发表于 01-17 10:09 1182次阅读
    AMD Versal自适应SoC器件Advanced <b class='flag-5'>Flow</b>概览(上)

    后段刻蚀工艺(BEOL ETCH)详解

    后段刻蚀工艺(Back-End of Line ETCH,简称BEOL ETCH)作为集成电路制造的重要环节,其复杂性与重要性毋庸置疑。     什么是
    的头像 发表于 12-31 09:44 2564次阅读