分享几个画时序图的软件
分享几个画时序图的软件，一些通信协议，如I2C、SPI、UART、MIPI等，都会涉及到时序。
1、TimeGen
TimeGen是一款专门用于绘制时序图的软件，绘图后可直接选中复制到WORD文档中就是矢量图，能够快速生成时序图。
画时钟
画总线
TimeGen支持将时序图转为ASCII，然后复制到Verilog/VHDL的文件中。
2、AndyTiming
AndyTiming用符号代码代表单位时间内的波形。
AndyTiming的波形清晰，可以导出BMP格式图片，保存为.atd文件，下次可以直接调用。 添加文字方便，但等号必须对齐，手动对齐有点不方便。
3、TimingDesigner
TimingDesigner比上面两种更专业，也会更复杂一些。 既可以用于系统级的设计，用于时序分析和文档编制，也用于ASIC/FPGA设计中，用于接口规范，以及创建SDC时序约束。
4、WaveDrom
WaveDrom是一个基于js的画时序图的工具，比AbdyTiming功能强大，画的也更漂亮，不过有点复杂，可以在线画，也可以下载本地版本。
希望对你有帮助 ~
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
通信协议
+关注
关注
28文章
1100浏览量
42462 -
时序图
+关注
关注
2文章
61浏览量
23109
原文标题：画时序图的四个好用的工具~
文章出处：【微信号：嵌入式情报局，微信公众号：嵌入式情报局】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
怎么保证在失去主电源的情况下能够执行完屏幕关机时序
在主电源立刻丢失的情况，下电的时序由谁来控制呢？
我在尝试将图1裸屏打造成图2的屏幕模组，通过LM3880使能控制产生VGH,VGL,AVDD,DVDD的芯片达到上电时序，在主电源立
发表于 05-12 23:30
干货！几个0-10V输出电路设计思路及技术分享
本期分享的是其中的0~10V输出电路的几个电路原理图。这几个电路图有一个共性，那就是都是通过PWM转化为0~10V输出（工程上使用这种控制逻辑也更多，因为往往这种控制都需要数字隔离，所
技术资讯 I AiPT与AiDT，高速设计的时序双引擎
仿真验证，耗时耗力；稍有疏忽就会引发信号畸变、时序违例、眼图劣化等问题，后期返工成本极高，更是严重拖慢项目交付周期。针对高速设计的时序调谐痛点，CadenceAl
详解电源时序配置方法
随着系统应用的发展，电源应用的需求越来越多，同时在一个系统中，电源Rail要求也越来越多，而且不同的Rail需要按照一定的时序上电或者下电。
AI辅助软件测试：几个关键路径
软件测试是保障质量的关键环节，但测试用例设计耗时、覆盖分析繁琐、自动化脚本维护成本高等问题，一直困扰着测试团队。大语言模型的出现，为测试工作提供了一种新的辅助手段。这里从几个实践角度，聊聊AI如何在
RGB时序灯条的工作原理讲解
图文配合讲解了RGB时序灯条的应用场景、什么是RGB时序灯条、信号格式与传输规则、灯珠芯片的工作流程、颜色与动态效果控制方式等
发表于 02-06 11:36
•0次下载
Vector官宣收购StatInf公司RocqStat软件技术
Vector Informatik于2026年1月16日，在其德国斯图加特总部，官宣收购了StatInf公司的RocqStat软件技术及其专家团队。此次收购意在增强Vector在时序分析和最差情况执行时间（WCET）估算方面的能
输入引脚时钟约束_Xilinx FPGA编程技巧-常用时序约束详解
中，同一个系统时钟既传输数据也获取数据。考虑到板子路径延时和时钟抖动，接口的操作频率不能太高。
图1‑1 简化的系统同步输入SDR接口电路图
图1‑2SDR系统同步输入时序
发表于 01-16 08:19
锁存器中的时间借用概念与静态时序分析
对于基于锁存器的设计，静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念，若您的设计中包含锁存器且时序报告中存在时间借用，即可适用此概念。
vivado时序分析相关经验
vivado综合后时序为例主要是有两种原因导致：
1，太多的逻辑级
2，太高的扇出
分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
发表于 10-30 06:58
时序约束问题的解决办法
在使用vivado对 Verilog 代码进行综合后，点击“SYNTHESIS”下的“Report Timing Summary”，可以查看综合后的时序报告，查看 Setup Time 和 Hold
发表于 10-24 09:55
PLC梯形图编程方法（PPT版）
电路进行拼凑梯形图。
梯形图经验设计法的步骤
分解梯形图程序
输入信号逻辑组合
使用辅助元件和辅助触点
使用定时器和计数器
使用功能指令
画互锁条件
发表于 05-30 16:46
评论