Cadence与台积电合作开发节点间设计迁移流程

两家公司借助增强的 PDK，轻松实现模拟模块的节点间移植，涵盖多种 FinFET 工艺，加快设计收敛

早期客户发现普通模拟模块的设计周期缩短 2.5 倍以上

Cadence Virtuoso 设计平台针对台积电 FinFET 技术的设计移植和自动化进行了专门优化

中国上海，2022 年 10 月 28 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）与台积电合作，在 Cadence Virtuoso 设计平台上为采用台积电先进工艺技术的定制/模拟 IC 模块开发了节点间设计迁移流程。Cadence 携手台积电研发团队，确保 Virtuoso Schematic Editor 和 Layout Editor 将采用台积电 N5 和 N4 工艺技术的源设计自动迁移到采用台积电 N3E 工艺技术的新设计。这个新迁移流程的早期模拟设计 IP 试验表明，与人工迁移相比，普通模拟模块的设计时间缩短 2.5 倍以上。

集成到 Virtuoso 设计平台中的 Virtuoso Application Library Environment 原理图移植解决方案可以自动将源原理图的单元、参数、引脚和连线从一个工艺节点移植到另一项技术。然后，利用 Virtuoso ADE Product Suite 的仿真环境和电路优化技术对目标原理图进行调整和优化，验证新原理图是否符合所有必要的测量目标。

Virtuoso Layout Suite 支持现有版图在给定工艺技术上的复用，利用自定义布局和布线自动化技术，在新的工艺技术上快速重建移植后的版图。借助 Virtuoso Layout Suite 模板、台积电模拟映射技术和 Virtuoso 设计平台布线技术，设计人员可以自动识别和提取现有版图中的器件组，并将模板应用于新版图中的相似组。

“通过我们与 Cadence 的持续合作，当客户在 Virtuoso 设计平台上进行模拟模块的节点间设计移植时，能够提高生产力并加速设计收敛。借助我们的增强型 PDK，客户可以轻松地将定制/模拟模块从我们广泛使用的一种工艺迁移到另一种工艺，并利用我们的最新技术，改善功率、性能和面积。”

—— Dan Kochpatcharin

台积电设计基础设施管理部负责人

“通过与台积电的紧密合作，我们的客户现可以在 Virtuoso 设计平台上实现最复杂的工艺移植和定制/模拟版图布线自动化功能。我们与双方的共同客户持续合作，了解他们的实际设计要求。这种新的节点间设计移植技术易于使用，满足了我们客户对最具挑战性的定制模拟设计的关键需求。”

—— Tom Beckley

Cadence 公司高级副总裁兼定制 IC、

IC 封装与 PCB 和系统分析事业部总经理

Cadence Virtuoso 设计平台支持 Cadence 智能系统设计（Intelligent System Design）战略，助力实现系统级芯片（SoC）的卓越设计。

审核编辑：彭静