0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技推出硬件仿真与原型验证统一系统

新思科技 来源:新思科技 作者:新思科技 2022-09-29 09:44 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

新思科技新一代Zebu EP1系统提供灵活的容量,既可为硬件验证提供更快的编译,又可为软件开发提供更佳的性能。

新思科技(Synopsys)近日宣布推出业内首款基于其ZeBu EP1硬件仿真系统的硬件仿真与原型验证统一硬件系统,致力于为SoC验证和前期软件开发提供更高水平的性能和灵活性。新思科技ZeBu EP1是业内领先的十亿门级硬件仿真系统,添加原型验证功能后,客户可借助此单一硬件系统满足整个芯片开发周期的验证需求。

随着软件内容和硬件复杂性的持续增加,SoC开发团队一直在寻求更高、更快的仿真与原型验证能力,以实现硬件验证和软件开发目标。新思科技ZeBu EP1系统是硬件验证领域的一次重大突破性创新,它提供了一个支持硬件仿真和原型验证的单一系统,能够实现更高的性能和更快的仿真编译时间。借助新思科技ZeBu EP1系统,多家业界领先的公司实现了19-MHz硬件仿真和100-MHz原型验证时钟性能,以确保在流片前就能够运行大量的软件,从而加快项目进度。

Rohit Vora

系统设计事业部研发高级副总裁

新思科技

硬件仿真与原型验证统一系统优势

硬件验证团队需要硬件仿真系统加快SoC设计的验证,而软件开发团队则需要通过原型验证技术实现更高的性能。然而,对于芯片和系统开发团队来说,预先确定硬件仿真和原型验证的硬件容量的最佳平衡是长久以来的挑战。新思科技新一代ZeBu EP1系统具有灵活的硬件功能,可以轻松解决以上难题。因此,开发团队将不再受固定硬件的限制,可以根据自身的硬件验证和软件开发需求,来决定如何以及何时在硬件仿真和原型验证功能之间进行切换,而不是必须在早期预估每种资源的潜在用量。

该统一硬件系统提供了一个易于启动的高性能硬件仿真流程,并支持完整的调试可见性。验证和软件开发团队可以借助ZeBu EP1系统的原型验证流程,以尽可能高的性能针对真实世界的接口进行验证。此外,得益于新思科技创新的快速编译技术,与上一代编译技术相比,该统一硬件系统可将编译时间缩短3倍。

基于ZeBu EP1的新思科技协议解决方案通过以下方式提供了广泛的连接选项,不仅能够执行复杂的软件堆栈,并且能够支持诸多先进的接口协议,包括PCI Express (PCIe) 5.0/6.0、USB 4、HBM3和Universal Chiplet Interconnect Express (UCIe):

与协议接口卡的高速连接

协议事务处理器(Transactors),包括用于虚拟接口连接的虚拟测试仪

用于在线硬件仿真(ICE)的速度适配器

新思科技IP原型设计套件,用于快速的IP集成、软件开发和系统验证

结合新思科技Virtualizer虚拟原型设计工具,软件开发者可使用统一的硬件进行混合仿真与原型验证,从而能够为软件开发和测试提供一个快速的硬件目标。

行业领袖洞见

计算正在变得越来越复杂,我们必须携手应对硬件和软件的挑战,为创新之路创造更好的条件。随着越来越多的基于Arm架构的软件密集型应用在移动图形、汽车、5G和高性能计算(HPC)等领域中进行开发,对于硬件仿真和原型验证能力的需求也持续增长。新思科技ZeBu EP1系统通过提供性能卓越、功能灵活的统一硬件,能够满足更多验证周期的需求。

Tran Nguyen

设计服务高级总监

Arm

新思科技持续对其验证硬件系列产品进行创新,并推出了全新一代新思科技ZeBu EP1系统,这是业界首个用于扩展硬件仿真和原型验证功能的统一硬件。随着英伟达不断加快在GPUAIADAS等计算密集型领域的创新步伐,我们与新思科技的长期合作使得我们能够满足目前乃至未来的芯片设计的验证需求。

Narendra Konda

硬件工程副总裁

英伟达

新思科技新一代ZeBu EP1系统现已上市。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    981

    浏览量

    52998
  • 硬件系统
    +关注

    关注

    0

    文章

    51

    浏览量

    11935
  • 硬件仿真
    +关注

    关注

    1

    文章

    31

    浏览量

    19595

原文标题:新思科技推出业界首款硬件仿真与原型验证统一系统,持续引领软硬件验证创新

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    思科技2026 HAV硬件加速验证技术开放日深圳站圆满落幕

    ,以及中兴微电子等国内领先客户的实战大咖,聚焦 AI、汽车电子、RISC-V、高性能计算、系统验证等热点方向,深度分享新硬件辅助验证
    的头像 发表于 04-14 11:37 317次阅读

    请教:6G 确定性通信原型验证,FPGA+SDR 方案该怎么搭?

    大家好。 目前在做6G 确定性通信的算法验证,需要从仿真走向实物原型,想和各位前辈交流下原型验证平台的选型与实现思路。 当前目标:
    发表于 04-11 10:24

    思科技发布全新软件定义硬件辅助验证解决方案

    思科技(Synopsys, Inc., 纳斯达克代码:SNPS)宣布对其业界领先的硬件辅助验证(HAV)产品组合进行升级,包括全新硬件平台和功能,以支持从数据中心到边缘计算对 AI
    的头像 发表于 03-17 17:17 695次阅读

    是德科技推出一系列全新Scale-up验证解决方案

    是德科技(NYSE: KEYS )推出一系列全新Scale-up验证解决方案,旨在帮助人工智能数据中心运营商应对计算集群日益密集复杂化过程中不断加剧的带宽、延迟及互操作性挑战。 该解决方案支持新兴
    的头像 发表于 03-06 10:01 666次阅读
    是德科技<b class='flag-5'>推出</b><b class='flag-5'>一系</b>列全新Scale-up<b class='flag-5'>验证</b>解决方案

    思尔芯、MachineWare与Andes晶心科技联合推出RISC-V协同仿真方案,加速芯片开发

    平台、思尔芯的“芯神匠架构设计软件”与“芯神瞳原型验证系统”,以及Andes晶心科技的高性能AX46MPVRISC-VCPU核,为硬件与软件协同验证
    的头像 发表于 01-22 10:03 913次阅读
    思尔芯、MachineWare与Andes晶心科技联合<b class='flag-5'>推出</b>RISC-V协同<b class='flag-5'>仿真</b>方案,加速芯片开发

    FPGA原型验证实战:如何应对外设连接问题

    在芯片设计验证中,我们常常面临些外设连接问题:速度不匹配,或者硬件不支持。例如运行在硬件仿真器或FPGA
    的头像 发表于 10-22 10:28 639次阅读
    FPGA<b class='flag-5'>原型</b><b class='flag-5'>验证</b>实战:如何应对外设连接问题

    时间统一系统设备介绍

    仪器仪表
    西安同步电子科技有限公司
    发布于 :2025年10月21日 17:56:28

    思科技旗下Ansys仿真和分析解决方案产品组合已通过台积公司认证

    思科技近日宣布,其旗下的Ansys仿真和分析解决方案产品组合已通过台积公司认证,支持对面向台积公司最先进制造工艺(包括台积公司N3C、N3P、N2P和A16)的芯片设计进行准确的最终验证检查。两家
    的头像 发表于 10-21 10:11 823次阅读

    硬核加速,软硬协同!混合仿真赋能RISC-V芯片敏捷开发

    攀升,成为芯片开发的关键挑战之。混合仿真:融合物理原型与虚拟原型的前沿技术混合仿真种先进的
    的头像 发表于 08-29 10:49 1256次阅读
    硬核加速,软硬协同!混合<b class='flag-5'>仿真</b>赋能RISC-V芯片敏捷开发

    绿氢系统 PEM 电解槽直流接入仿真验证深度解析

    、 实时仿真 PXIBox 是基于 PXI 总线架构硬件平台的实时仿真产品系列,采用新款多核实时 CPU+多FPGA 硬件架构,既可以做快速原型
    发表于 07-03 18:25

    Veloce Primo补全完整的SoC验证环境

    在芯片构建之前完成。虽然硬件加速器和桌面原型板是这项验证中两个众所周知的参与者,但企业原型同样具备重要的意义。 尽管仿真在设计的早期阶段占据
    的头像 发表于 06-12 14:39 1615次阅读
    Veloce Primo补全完整的SoC<b class='flag-5'>验证</b>环境

    推动硬件辅助验证平台增长的关键因素

    硬件加速和基于FPGA的原型设计诞生于1980年代中期,开发者将当时初露头角的现场可编程门阵列(FPGA)率先应用于硅前设计的原型验证,由此催生了
    的头像 发表于 06-11 14:42 1112次阅读
    推动<b class='flag-5'>硬件</b>辅助<b class='flag-5'>验证</b>平台增长的关键因素

    超大规模芯片验证:基于AMD VP1902的S8-100原型验证系统实测性能翻倍

    引言随着AI、HPC及超大规模芯片设计需求呈指数级增长原型验证平台已成为芯片设计流程中验证复杂架构、缩短迭代周期的核心工具。然而,传统原型验证
    的头像 发表于 06-06 13:13 1685次阅读
    超大规模芯片<b class='flag-5'>验证</b>:基于AMD VP1902的S8-100<b class='flag-5'>原型</b><b class='flag-5'>验证</b><b class='flag-5'>系统</b>实测性能翻倍

    绿氢系统篇丨PEM电解槽模型交流接入模式仿真验证

    架构,既可以做快速原型控制应用,又可以做硬件在环测试,也可以同时机多用。 将控制模型和拓扑模型分别通过仿真上位机(EasyGo DeskSim)部署到实时
    发表于 06-05 18:55

    思科硬件加速验证技术日即将来袭

    在AI、HPC、智能汽车高速迭代的驱动下,全球半导体行业正面临千亿门级芯片设计复杂度与上亿行代码级系统验证的双重压力。如何加快从芯片到系统的全面验证与实现,已成为定义下代芯片创新的核
    的头像 发表于 05-08 10:09 966次阅读