0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

分享一下小芯片集成的2.5D/3D IC封装技术

ASE日月光 来源:ASE日月光 作者:ASE 日月光 2022-08-24 09:35 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

日月光集团研发中心李长祺处长日前在世界半导体大会的先进封装创新技术论坛上分享小芯片集成的2.5D/3D IC封装技术,李处长表示, 全球数据总量在2025年将达到175ZB,大数据处理过程与传输及时化日趋重要。系统整合把传输的距离缩短,有效提升传输速率及能量效率。随着硅光子学(Silicon Photonics)发展,光的传输频宽级效率也变得越来越高,把光整合至封装形态是未来重要的发展趋势。

李处长也强调,系统整合与SoC分拆是驱动先进封装与小芯片Chiplet集成的关键因素,在系统整合中,内存、电源光学整合是主要的发展机会,SoC分拆中I/O分拆与SRAM分拆最为重要。小芯片Chiplet集成技术中细间距互连、大规模整合、电力传输以及散热等都是未来主要发展方向。

2.5D/3D IC封装特性与异质整合

异质整合需要通过先进封装提升系统性能,以2.5D/3D IC封装为例,可提供用于存储器与小芯片集成的高密度互连,例如提供Sub-micron的线宽与线距,或五层的互连,是良好的Interposer(中介层)。此外可通过DTC Interposer与IPD/Si Cap技术完成电源集成,通过高带宽非封装互连提供高性能的长距离资料传输。日月光目前与合作伙伴正在合作开发Optical Chiplet与Optical Interposer的技术,为进一步小型化提供可靠的解决方案。

0c8922d2-22d2-11ed-ba43-dac502259ad0.png

内存集成发展趋势

内存频宽的需求越来越高,高频宽内存的集成发展成为关键竞争力。内存集成未来主要发展趋势有两种,一种是整合HBM3提高频宽,另一种是做3D整合及堆叠,如SRAM堆叠及DRAM堆叠。日月光率先在2015年量产HBM1整合的封装,2017年HBM2也顺利量产,在2021年量产HBM2E,目前正朝着3D整合方向发展。

0cb49fde-22d2-11ed-ba43-dac502259ad0.png

电源集成Si Cap发展趋势

随着电源功率越来越高,电容密度的要求也同步提高,因此电容整合的重要性尤为突出。日月光正在与合作伙伴共同开发不同的电容技术,例如应用在Si Cap及DTC Interposer上沟槽电容器(Trench Capacitor)以及电容密度更高的堆叠电容器(Stacked Capacitor),以满足越来越高的电容密度需求。

0cd76744-22d2-11ed-ba43-dac502259ad0.png

光学集成发展趋势

频宽与能量效率问题是未来电的长距离传输主要瓶颈,因此光学整合成为重点发展趋势之一。目前日月光与合作伙伴开发两种不同的光整合技术,第一个是光学小芯片Chiplet技术,应用2.5D 硅中介层(Silicon Interposer)整合光学小芯片Chiplet以及SoC技术,以满足最高的能量效率与最高的频宽,如应用于高速运算光学I/O的要求。另一个发展趋势是基于3D整合的光学中介层(Optical Interposer)技术,即电子IC在上面,光子IC在下面,这种整合方式可提供更高的频宽级能量效率的需求,可应用于网络交换机

0cfc0d6a-22d2-11ed-ba43-dac502259ad0.png

日月光持续开发不同的先进封装如扇出型封装Fan Out形态的 FOCoS、2.5D/3D IC封装、混合键合Hybrid Bonding技术等,与产业链合作伙伴们共同研发合作,以满足系统整合及小芯片Chiplet集成发展要求。



审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容器
    +关注

    关注

    64

    文章

    6971

    浏览量

    108651
  • soc
    soc
    +关注

    关注

    40

    文章

    4638

    浏览量

    230355
  • DRAM芯片
    +关注

    关注

    1

    文章

    89

    浏览量

    18947
  • IC封装
    +关注

    关注

    4

    文章

    196

    浏览量

    27741

原文标题:聚焦小芯片Chiplet集成的2.5D/3D IC 封装技术

文章出处:【微信号:ASE_GROUP,微信公众号:ASE日月光】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    基于 HT 的 2.5D 组态可视化技术方案与场景实现

    本文所述 2.5D 组态可视化方案,基于图扑软件HT 引擎构建。HT 是依托 WebGL 与 Canvas 实现的纯前端可视化插件,具备 2D/3D 图形渲染、图元组件封装、场景动态控
    的头像 发表于 04-28 14:13 83次阅读
    基于 HT 的 <b class='flag-5'>2.5D</b> 组态可视化<b class='flag-5'>技术</b>方案与场景实现

    文详解器件级立体封装技术

    2D2.5D3D立体封装技术已广泛应用于倒装芯片和晶圆级
    的头像 发表于 04-10 17:06 2525次阅读
    <b class='flag-5'>一</b>文详解器件级立体<b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    台积电如何为 HPC 与 AI 时代的 2.5D/3D 先进封装重塑热管理

    随着半导体封装不断迈向 2.5D3D 堆叠以及异构集成,热管理已成为影响性能、可靠性与量 产能力的关键因素之。面向高性能计算(HPC)和
    的头像 发表于 03-18 11:56 962次阅读
    台积电如何为 HPC 与 AI 时代的 <b class='flag-5'>2.5D</b>/<b class='flag-5'>3D</b> 先进<b class='flag-5'>封装</b>重塑热管理

    西门子Innovator3D IC异构集成平台解决方案

    Innovator3D IC 使用全新的半导体封装 2.5D3D 技术平台与基底,为 AS
    的头像 发表于 01-19 15:02 522次阅读
    西门子Innovator<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>异构<b class='flag-5'>集成</b>平台解决方案

    2D2.5D3D封装技术的区别与应用解析

    半导体封装技术的发展始终遵循着摩尔定律的延伸与超越。当制程工艺逼近物理极限,先进封装技术成为延续芯片性能提升的关键路径。本文将从
    的头像 发表于 01-15 07:40 1313次阅读
    2<b class='flag-5'>D</b>、<b class='flag-5'>2.5D</b>与<b class='flag-5'>3D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>的区别与应用解析

    简单认识3D SOI集成电路技术

    在半导体技术迈向“后摩尔时代”的进程中,3D集成电路(3D IC)凭借垂直堆叠架构突破平面缩放限制,成为提升性能与功能密度的核心路径。
    的头像 发表于 12-26 15:22 1000次阅读
    简单认识<b class='flag-5'>3D</b> SOI<b class='flag-5'>集成</b>电路<b class='flag-5'>技术</b>

    文掌握3D IC设计中的多物理场效应

    EDA半导体行业正处在个关键转折点,摩尔定律的极限推动着向三维集成电路(3D IC)技术的转型。通过垂直
    的头像 发表于 12-19 09:12 759次阅读
    <b class='flag-5'>一</b>文掌握<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计中的多物理场效应

    浅谈2D封装2.5D封装3D封装各有什么区别?

    集成电路封装技术从2D3D的演进,是场从平面铺开到垂直堆叠、从延迟到高效、从低密度到超高
    的头像 发表于 12-03 09:13 1448次阅读

    3D封装架构的分类和定义

    3D封装架构主要分为芯片芯片集成封装封装
    的头像 发表于 10-16 16:23 2196次阅读
    <b class='flag-5'>3D</b><b class='flag-5'>封装</b>架构的分类和定义

    【海翔科技】玻璃晶圆 TTV 厚度对 3D 集成封装可靠性的影响评估

    、引言 随着半导体技术向小型化、高性能化发展,3D 集成封装技术凭借其能有效提高
    的头像 发表于 10-14 15:24 651次阅读
    【海翔科技】玻璃晶圆 TTV 厚度对 <b class='flag-5'>3D</b> <b class='flag-5'>集成</b><b class='flag-5'>封装</b>可靠性的影响评估

    Socionext推出3D芯片堆叠与5.5D封装技术

    3D及5.5D的先进封装技术组合与强大的SoC设计能力,Socionext将提供高性能、高品质的解决方案,助力客户实现创新并推动其业务增长。
    的头像 发表于 09-24 11:09 2839次阅读
    Socionext推出<b class='flag-5'>3D</b><b class='flag-5'>芯片</b>堆叠与5.5<b class='flag-5'>D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    3D封装的优势、结构类型与特点

    nm 时,摩尔定律的进步发展遭遇瓶颈。传统 2D 封装因互连长度较长,在速度、能耗和体积上难以满足市场需求。在此情况,基于转接板技术
    的头像 发表于 08-12 10:58 2750次阅读
    <b class='flag-5'>3D</b><b class='flag-5'>封装</b>的优势、结构类型与特点

    华大九天推出芯粒(Chiplet)与2.5D/3D先进封装版图设计解决方案Empyrean Storm

    随着“后摩尔时代”的到来,芯粒(Chiplet)与 2.5D/3D 先进封装技术正成为突破晶体管微缩瓶颈的关键路径。通过异构集成将不同的
    的头像 发表于 08-07 15:42 5053次阅读
    华大九天推出芯粒(Chiplet)与<b class='flag-5'>2.5D</b>/<b class='flag-5'>3D</b>先进<b class='flag-5'>封装</b>版图设计解决方案Empyrean Storm

    后摩尔时代破局者:物元半导体领航中国3D集成制造产业

    在全球半导体产业迈入“后摩尔时代”的背景,传统制程微缩带来的性能提升逐渐趋缓,而先进封装技术,尤其是2.5D/3D堆叠
    的头像 发表于 08-04 15:53 1533次阅读
    后摩尔时代破局者:物元半导体领航中国<b class='flag-5'>3D</b><b class='flag-5'>集成</b>制造产业

    多芯粒2.5D/3D集成技术研究现状

    面向高性能计算机、人工智能、无人系统对电子芯片高性能、高集成度的需求,以 2.5D3D 集成技术
    的头像 发表于 06-16 15:58 2187次阅读
    多芯粒<b class='flag-5'>2.5D</b>/<b class='flag-5'>3D</b><b class='flag-5'>集成</b><b class='flag-5'>技术</b>研究现状