0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

串扰是怎么引起的 降低串扰有哪些方法

GReq_mcu168 来源:硬件十万个为什么 作者:硬件十万个为什么 2022-08-15 09:32 次阅读

1、什么是串扰

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

串扰是信号完整性中最基本的现象之一,在板上走线密度很高时串扰的影响尤其严重。我们知道,线性无缘系统满足叠加定理,如果受害线上有信号的传输,串扰引起的噪声会叠加在受害线上的信号,从而使其信号产生畸变。

0470c98c-1c2a-11ed-ba43-dac502259ad0.png

2、串扰是怎么引起的?

串扰是由电磁耦合引起的,耦合分为容性耦合和感性耦合两种。

04a57b78-1c2a-11ed-ba43-dac502259ad0.jpg

串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生的不期望的电压噪声。

容性耦合是由于干扰源(Aggressor)上的电压变化在被干扰对象(Victim)上

引起感应电流从而导致的电磁干扰;

而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。因此,信号通过一导体时会在相邻的导体上引起两类不同的噪声信号:容性耦合信号和感性耦合信号。

感性耦合:

04b5fdae-1c2a-11ed-ba43-dac502259ad0.jpg

容性耦合:

04cbd6c4-1c2a-11ed-ba43-dac502259ad0.jpg

04e19cf2-1c2a-11ed-ba43-dac502259ad0.jpg

3、降低串扰有哪些方法?

当两个网络靠近时,一个网络的电流变化会引起另外一个网络的电流变化,即产生串扰。也就是两个网络之间的电磁场耦合产生。串扰只在上升、下降沿电流变化时产生。

降低串扰的方法有:

1、选择慢变化边沿信号的器件。

2、选择输出摆幅和电流小的器件。

3、为了减少PCB上的线间耦合,可以采取:

(1)加大电源地层与信号层间距;

(2)提高相邻信号层间距;

(3)减少并行走线长度;

(4)增加线间距抑制;

(5)地线隔离

(6)在受害线上采用匹配技术;

(7)关键信号线走STRIPLINE

带状线:走在内层(stripline/double stripline),埋在PCB内部的带状走线,如下图所示

04f736ac-1c2a-11ed-ba43-dac502259ad0.png

蓝色部分是导体,绿色部分是PCB的绝缘电介质,stripline是嵌在两层导体之间的带状导线。

因为stripline是嵌在两层导体之间,所以它的电场分布都在两个包它的导体(平面)之间,不会辐射出去能量,也不会受到外部的辐射干扰。但是由于它的周围全是电介质(介电常数比1大),所以信号在stripline 中的传输速度比在microstrip line中慢!

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4193

    文章

    22383

    浏览量

    383985
  • 电流
    +关注

    关注

    40

    文章

    5932

    浏览量

    129672
  • 串扰
    +关注

    关注

    4

    文章

    183

    浏览量

    26758

原文标题:串扰

文章出处:【微信号:mcu168,微信公众号:硬件攻城狮】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    近端&远端

    前端
    信号完整性学习之路
    发布于 :2022年03月02日 11:41:28

    消除方法

    消除方法合理的PCB布局-将敏感的模拟部分与易产生干扰的数字部分尽量隔离,使易产生干扰的数字信号走线上尽量靠近交流地,使高频信号获得较好的回流路径。尽量减小信号回路的面积,降低
    发表于 06-18 07:52

    PCB设计与-真实世界的(上)

    ?对一个量化的概念将会让我们的设计更加有把握。1.3W规则在PCB设计中为了减少线间,应保证线间距足够大,当线中心间距不少于3倍线
    发表于 10-21 09:53

    原创|SI问题之

    ,应用特定的叠层结构与走线方法,远端可能完全消除的,而对近端则是不可能完全消除的,对
    发表于 10-10 18:00

    什么是

    继上一篇“差模(常模)噪声与共模噪声”之后,本文将对“”进行介绍。是由于线路之间的耦
    发表于 03-21 06:20

    如何降低嵌入式系统的影响?

    在嵌入式系统硬件设计中,是硬件工程师必须面对的问题。特别是在高速数字电路中,由于信号沿时间短、布线密度大、信号完整性差,的问题也就更为突出。设计者必须了解
    发表于 11-05 08:07

    降低接地电阻的方法

    降低接地电阻的方法 安全生产重于泰山,除了加强管理外,技术措施也是一个重要的环节。保障线路、设备安全运行的直接、有效的技术措施就是做好接地保护。根据技术
    发表于 06-21 15:32 4957次阅读

    降低蓝牙装置的功耗的方法

    降低蓝牙装置的功耗的方法       在2004年11月,Bluetooth SIG修订了 2.0+ Enhanced Data Rate (EDR)规格,结合一种革命性的技术,创造出更有效率
    发表于 03-05 14:34 1036次阅读
    <b class='flag-5'>降低</b>蓝牙装置的功耗的<b class='flag-5'>方法</b>

    降低Cache失效率的方法[1]

    降低Cache失效率的方法[1]  学习目标:     理解失效的三种类型(3C);
    发表于 04-13 16:32 4055次阅读

    降低Cache失效率的方法[2]

    降低Cache失效率的方法[2] 表4.7列出了在这两种极端情况之间的各种块大小和各种 Cache 容量的平均访存时间。速度最快的情况: Cache 容量为1KB、4KB、1
    发表于 04-13 16:33 4704次阅读

    降低SDR功耗的整体设计方法详细说明

    传统上,降低软件无线电(SDR)硬件的功耗一直是我们工作的重点,但是,显而易见软件也有重要影响,因此,需要一种降低 SDR功耗的整体设计方法。一种能发挥SDR功能的测试床能帮我们解决这个问题。由于像美国联合战术无线电系统(JTR
    发表于 10-20 10:42 0次下载
    <b class='flag-5'>降低</b>SDR功耗的整体设计<b class='flag-5'>方法</b>详细说明

    【技术分享】降低电源纹波噪声的方法与实例

    在应用电源模块常见的问题中,降低负载端的纹波噪声是大多数用户都关心的。下文结合纹波噪声的波形、测试方式,从电源设计及外围电路的角度出发,阐述几种有效降低输出纹波噪声的方法。纹波噪声的测试方法
    的头像 发表于 05-08 09:48 479次阅读
    【技术分享】<b class='flag-5'>降低</b>电源纹波噪声的<b class='flag-5'>方法</b>与实例

    几种有效降低电源纹波噪声的方法

    在应用电源模块常见的问题中,降低负载端的纹波噪声是大多数用户都关心的。下文结合纹波噪声的波形、测试方式,从电源设计及外围电路的角度出发,阐述几种有效降低输出纹波噪声的方法
    的头像 发表于 06-20 17:48 1208次阅读
    几种有效<b class='flag-5'>降低</b>电源纹波噪声的<b class='flag-5'>方法</b>

    降低电源纹波噪声的方法与实例

    降低电源纹波噪声的方法与实例
    的头像 发表于 10-24 17:37 264次阅读
    <b class='flag-5'>降低</b>电源纹波噪声的<b class='flag-5'>方法</b>与实例

    常见的降低接地电阻的方法有哪些呢?

    常见的降低接地电阻的方法有哪些呢? 降低接地电阻是保证电气设备正常运行和提高设备安全性的重要措施之一。在实际工程应用中,可以采取多种方法降低
    的头像 发表于 01-23 15:28 289次阅读