在英特尔创始人戈登摩尔提出的摩尔定律中,每隔18个月集成电路上可容纳的集体管数目就会增加一倍,同时处理器的计算能力也会指数式增长。尽管我们都说摩尔定律已死,但这更多是针对最后一句话,也就是性能的增长趋势,因为现在的性能增长瓶颈已经不再局限于CPU处理器,还有存储、软件等多方面因素。
即便如此,晶体管数量的增加趋势其实仍有一定的参考价值,虽然各大厂商也不能完全遵循这一趋势,但基本也不会偏离太远。国外分析师David Schor为此做了一个摩尔定律追踪图,直白地显示各大厂商的芯片产品与摩尔定律存在多少偏差。
老牌厂商的跌宕起伏
最初摩尔定律的提出,就是对CPU性能的提升做一个参照,所以我们先来看看英特尔和AMD两家x86巨头是否好好遵循摩尔定律。
英特尔、Xilinx/AMD产品晶体管数量趋势 / David Schor
从上图中可以看出,近年来两家的CPU、GPU产品基本都位于摩尔定律的晶体管数目之下,只有少数数据中心级别的GPU能够达标,比如英特尔的Xe HPC架构GPUPonto Vecchio、AMD的CDNA2 .0架构GPU Aldebaran,这些GPU产品要么用了MCM结构要么用了Chiplet设计,所以在晶体管数量上占据一定优势很正常。
至于图中那些高于摩尔定律的点,绝大多数并不是CPU、GPU芯片,而是Altera/英特尔和Xilinx/AMD的FPGA。对于追求最大化逻辑单元数的FPGA来说,超过摩尔定律可以说是必经之路,哪怕是这几年工艺发展变慢的情况下,英特尔的Stratix 10系列和Xilinx的Versal系列FPGA,也凭借着率先使用异构与Chiplet保持着较高的晶体管数目。
ARM的崛起
2010年之后,智能手机开始普及,也象征着ARM的崛起。以高通和苹果为首的一众手机/手机芯片厂商,开始追求如何在手机芯片极小的面积上,做到尽可能多的晶体管数量。这些手机处理器之间的竞争也在推动台积电等代工厂之间开始对先进工艺的疯狂追求,当然了手机SoC在这上面追求的表面上是高性能,其实还是高能效,至于朝摩尔定律曲线看齐,完全不是他们的目标。

ARM芯片晶体管数量趋势 / David Schor
从上图可以看出,无论是苹果、华为,还是高通,他们设计的ARM手机SoC都没有超过这条摩尔定律曲线。毕竟手机作为消费产品,处理器并不能占据全部的卖点,在面积、功耗、成本等各方面考量之下,手机SoC设计厂商都没有选择狂堆晶体管的方案。哪怕是苹果的A系列处理器,也只有对面积要求不高的A8X、A12X这样的平板SoC略微靠近了摩尔定律曲线。
但手机SoC从来都不是ARM追求晶体管数量的终点,这个任务将由数据中心的Arm处理器来完成。在上图的曲线中,有一些代表ARM处理器的点已经基本与摩尔定律曲线重合了,甚至还有超过的。
我们先来看下这几个与曲线重合的点,它们分别是高通的Centriq,亚马逊的Graviton 2/3、华为的鲲鹏920和阿里巴巴的倚天710,这些无一例外都是用于数据中心的ARM处理器。在数据中心这种场景下,无论是哪家厂商追求的都是最高的性能,所以如此多的晶体管数量也见怪不怪了。至于那个唯一超过的点则是苹果的M1 Ultra,其面积也达到了860mm2,M1的八倍之多。苹果在这颗庞大的芯片上塞入了1140亿个晶体管,完全超出了同期的竞争对手。
其他值得一提的厂商

其他芯片的晶体管数量趋势 / David Schor
对于一些刚成立不久的公司来说,他们的目标不是为了追求更高的晶体管密度。但对于一些AI/ML芯片初创公司,或者像上面提到的ARM芯片一样牵扯到数据中心,这些芯片的晶体管数目也少不了。在上图中,近年来接近摩尔定律曲线的也有不少,比如阿里巴巴的自研架构AI推理芯片含光800、Graphcore的WoW 3D封装IPU芯片Colossus MK2、Esperanto的千核RISC-V AI芯片ET-SoC-1,还有特斯拉为其Dojo超算打造的AI芯片D1。
你可能在看图时已经注意到了远在摩尔定律曲线之上的那两个点,是谁拥有如此可怕的设计实力,晶体管数目甚至超过了2030年的摩尔定律曲线呢?答案自然就是最大芯片尺寸的纪录保持者,坚持Wafer-Scale的Cerebras。Cerebras在去年发布的Wafer Scale Engine 2面积达到了46225mm2,近乎M1 Ultra芯片的54倍,接近一个12英寸晶圆的大小。别看Cerebras的第二点与第一个点的Wafer Scale Engine一代没差多少,这只是因为这个图的规模放不下了,因为Wafer Scale Engine 2的晶体管数量已经达到了可怕的26000亿。

晶体管数量趋势与摩尔定律曲线 / David Schor
最后我们放出这张完整的图,在这几十多年晶体管数目激增的局势下,其实真正突破摩尔定律还是一件难事,这也是我们不断重复摩尔定律已死的原因。但我们看到新的设计思路也在涌现,无论是堆小芯片的Chiplet,还是单个大裸片的Wafer-Scale,未来这样的创新会持续爆发,但先行的肯定是数据中心这样的HPC领域。
即便如此,晶体管数量的增加趋势其实仍有一定的参考价值,虽然各大厂商也不能完全遵循这一趋势,但基本也不会偏离太远。国外分析师David Schor为此做了一个摩尔定律追踪图,直白地显示各大厂商的芯片产品与摩尔定律存在多少偏差。
老牌厂商的跌宕起伏
最初摩尔定律的提出,就是对CPU性能的提升做一个参照,所以我们先来看看英特尔和AMD两家x86巨头是否好好遵循摩尔定律。
英特尔、Xilinx/AMD产品晶体管数量趋势 / David Schor

从上图中可以看出,近年来两家的CPU、GPU产品基本都位于摩尔定律的晶体管数目之下,只有少数数据中心级别的GPU能够达标,比如英特尔的Xe HPC架构GPUPonto Vecchio、AMD的CDNA2 .0架构GPU Aldebaran,这些GPU产品要么用了MCM结构要么用了Chiplet设计,所以在晶体管数量上占据一定优势很正常。
至于图中那些高于摩尔定律的点,绝大多数并不是CPU、GPU芯片,而是Altera/英特尔和Xilinx/AMD的FPGA。对于追求最大化逻辑单元数的FPGA来说,超过摩尔定律可以说是必经之路,哪怕是这几年工艺发展变慢的情况下,英特尔的Stratix 10系列和Xilinx的Versal系列FPGA,也凭借着率先使用异构与Chiplet保持着较高的晶体管数目。
ARM的崛起
2010年之后,智能手机开始普及,也象征着ARM的崛起。以高通和苹果为首的一众手机/手机芯片厂商,开始追求如何在手机芯片极小的面积上,做到尽可能多的晶体管数量。这些手机处理器之间的竞争也在推动台积电等代工厂之间开始对先进工艺的疯狂追求,当然了手机SoC在这上面追求的表面上是高性能,其实还是高能效,至于朝摩尔定律曲线看齐,完全不是他们的目标。

ARM芯片晶体管数量趋势 / David Schor
从上图可以看出,无论是苹果、华为,还是高通,他们设计的ARM手机SoC都没有超过这条摩尔定律曲线。毕竟手机作为消费产品,处理器并不能占据全部的卖点,在面积、功耗、成本等各方面考量之下,手机SoC设计厂商都没有选择狂堆晶体管的方案。哪怕是苹果的A系列处理器,也只有对面积要求不高的A8X、A12X这样的平板SoC略微靠近了摩尔定律曲线。
但手机SoC从来都不是ARM追求晶体管数量的终点,这个任务将由数据中心的Arm处理器来完成。在上图的曲线中,有一些代表ARM处理器的点已经基本与摩尔定律曲线重合了,甚至还有超过的。
我们先来看下这几个与曲线重合的点,它们分别是高通的Centriq,亚马逊的Graviton 2/3、华为的鲲鹏920和阿里巴巴的倚天710,这些无一例外都是用于数据中心的ARM处理器。在数据中心这种场景下,无论是哪家厂商追求的都是最高的性能,所以如此多的晶体管数量也见怪不怪了。至于那个唯一超过的点则是苹果的M1 Ultra,其面积也达到了860mm2,M1的八倍之多。苹果在这颗庞大的芯片上塞入了1140亿个晶体管,完全超出了同期的竞争对手。
其他值得一提的厂商

其他芯片的晶体管数量趋势 / David Schor
对于一些刚成立不久的公司来说,他们的目标不是为了追求更高的晶体管密度。但对于一些AI/ML芯片初创公司,或者像上面提到的ARM芯片一样牵扯到数据中心,这些芯片的晶体管数目也少不了。在上图中,近年来接近摩尔定律曲线的也有不少,比如阿里巴巴的自研架构AI推理芯片含光800、Graphcore的WoW 3D封装IPU芯片Colossus MK2、Esperanto的千核RISC-V AI芯片ET-SoC-1,还有特斯拉为其Dojo超算打造的AI芯片D1。
你可能在看图时已经注意到了远在摩尔定律曲线之上的那两个点,是谁拥有如此可怕的设计实力,晶体管数目甚至超过了2030年的摩尔定律曲线呢?答案自然就是最大芯片尺寸的纪录保持者,坚持Wafer-Scale的Cerebras。Cerebras在去年发布的Wafer Scale Engine 2面积达到了46225mm2,近乎M1 Ultra芯片的54倍,接近一个12英寸晶圆的大小。别看Cerebras的第二点与第一个点的Wafer Scale Engine一代没差多少,这只是因为这个图的规模放不下了,因为Wafer Scale Engine 2的晶体管数量已经达到了可怕的26000亿。

晶体管数量趋势与摩尔定律曲线 / David Schor
最后我们放出这张完整的图,在这几十多年晶体管数目激增的局势下,其实真正突破摩尔定律还是一件难事,这也是我们不断重复摩尔定律已死的原因。但我们看到新的设计思路也在涌现,无论是堆小芯片的Chiplet,还是单个大裸片的Wafer-Scale,未来这样的创新会持续爆发,但先行的肯定是数据中心这样的HPC领域。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
cpu
+关注
关注
68文章
11224浏览量
223103 -
摩尔定律
+关注
关注
4文章
640浏览量
80638
发布评论请先 登录
相关推荐
热点推荐
【2025九峰山论坛】破局摩尔定律:异质异构集成如何撬动新赛道?
在半导体产业不断演进的历程中,异质异构集成技术正逐渐成为推动行业突破现有瓶颈、迈向全新发展阶段的关键力量。在这样的产业变革背景下,九峰山论坛暨化合物半导体产业博览会于武汉光谷盛大召开,吸引了来自美国
当摩尔定律 “踩刹车” ,三星 、AP、普迪飞共话半导体制造新变革新机遇
,揭示行业正处于从“晶体管密度驱动”向“系统级创新”转型的关键节点。随着摩尔定律放缓、供应链分散化政策推进,一场融合制造技术革新与供应链数字化的产业变革正在上演。
Chiplet与3D封装技术:后摩尔时代的芯片革命与屹立芯创的良率保障
在摩尔定律逐渐放缓的背景下,Chiplet(小芯片)技术和3D封装成为半导体行业突破性能与集成度瓶颈的关键路径。然而,随着芯片集成度的提高,气泡缺陷成为影响封装良率的核心挑战之一。
晶心科技:摩尔定律放缓,RISC-V在高性能计算的重要性突显
运算还是快速高频处理计算数据,或是超级电脑,只要设计或计算系统符合三项之一即可称之为HPC。 摩尔定律走过数十年,从1970年代开始,世界领导厂商建立晶圆厂、提供制程工艺,在28nm之前取得非常大的成功。然而28nm之后摩尔定律
突破!华为先进封装技术揭开神秘面纱
在半导体行业,芯片制造工艺的发展逐渐逼近物理极限,摩尔定律的推进愈发艰难。在此背景下,先进封装技术成为提升芯片性能、实现系统集成的关键路径,成为全球科技企业角逐的新战场。近期,华为的先进封装技术
跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则
。 然而,随着摩尔定律逼近物理极限,传统掩模设计方法面临巨大挑战,以2nm制程为例,掩膜版上的每个图形特征尺寸仅为头发丝直径的五万分之一,任何微小误差都可能导致芯片失效。对此,新思科技(Synopsys)推出制造解决方案,尤其是
电力电子中的“摩尔定律”(1)
本文是第二届电力电子科普征文大赛的获奖作品,来自上海科技大学刘赜源的投稿。著名的摩尔定律中指出,集成电路每过一定时间就会性能翻倍,成本减半。那么电力电子当中是否也存在着摩尔定律呢?1965年,英特尔
震惊!半导体玻璃芯片基板实现自动激光植球突破
在半导体行业“超越摩尔定律”的探索中,玻璃基板与激光植球技术的结合,不仅是材料与工艺的创新,更是整个产业链协同突破的缩影。未来,随着5G、AI、汽车电子等需求的爆发,激光锡球焊接机这一技术组合或将成为中国半导体高端制造的重要竞争力。
瑞沃微先进封装:突破摩尔定律枷锁,助力半导体新飞跃
在半导体行业的发展历程中,技术创新始终是推动行业前进的核心动力。深圳瑞沃微半导体凭借其先进封装技术,用强大的实力和创新理念,立志将半导体行业迈向新的高度。 回溯半导体行业的发展轨迹,摩尔定律无疑是一个重要的里程碑
纳米压印技术:开创下一代光刻的新篇章
光刻技术对芯片制造至关重要,但传统紫外光刻受衍射限制,摩尔定律面临挑战。为突破瓶颈,下一代光刻(NGL)技术应运而生。本文将介绍纳米压印技术(NIL)的原理、发展、应用及设备,并探讨其在半导体制造中
混合键合中的铜连接:或成摩尔定律救星
混合键合3D芯片技术将拯救摩尔定律。 为了继续缩小电路尺寸,芯片制造商正在争夺每一纳米的空间。但在未来5年里,一项涉及几百乃至几千纳米的更大尺度的技术可能同样重要。 这项技术被称为“混合键合”,可以
石墨烯互连技术:延续摩尔定律的新希望
半导体行业长期秉持的摩尔定律(该定律规定芯片上的晶体管密度大约每两年应翻一番)越来越难以维持。缩小晶体管及其间互连的能力正遭遇一些基本的物理限制。特别是,当铜互连按比例缩小时,其电阻率急剧上升,这会
摩尔定律是什么 影响了我们哪些方面
摩尔定律是由英特尔公司创始人戈登·摩尔提出的,它揭示了集成电路上可容纳的晶体管数量大约每18-24个月增加一倍的趋势。该定律不仅推动了计算机硬件的快速发展,也对多个领域产生了深远影响。

摩尔定律下,真的有厂商实现了突破吗?
评论