0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速112G SerDes技术的市场趋势与设计挑战

Cadence楷登 来源:Cadence blog 作者: Vinod Khera 2022-07-14 09:14 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

移动数据的迅速攀升,蓬勃发展的人工智能机器学习AI / ML)应用,和 5G 通信对带宽前所未有的需求对现有云数据中心的服务器、存储和网络架构形成了巨大压力。这些颇具挑战性的应用需要高 I / O 带宽和低延迟通信的支持。

由于超大规模数据中心需要 12.8Tbps 甚至更高的网络交换带宽,ASICs 和 SoC 对 112G SerDes IP 的需求也应运而生。Cadence 的 112G SerDes 技术具有卓越的长距性能、优秀的设计裕度、优化的功耗和面积,是下一代云网络、AI / ML 和 5G 无线应用的理想选择。

SerDes PHY IP 支持 PAM4 和 NRZ 信号调制,以及从 1G 到 112G 的数据传输速率,采用业界领先的模拟-数字转换器ADC),时钟数据恢复(CDR)和数字信号处理(DSP)技术,可支持 40dB 以上的通道。该技术可实现背板、直连电缆(DAC)、芯片到芯片、以及芯片到模组间的高速数据传输,实现高性能计算(HPC)SoC。采用了 7nm 制程工艺的 Cadence 112Gbps 多速率 PAM4 SerDes IP 助力达成业界领先的功耗、性能和面积(PPA)目标,面向下一代云端架构和电信数据中心打造高端口密度的网络产品。

高速 SerDes 的市场趋势

56G / 112G SerDes IP 属于高速 I / O,支持超大规模计算客户所需的指数级流量增长,推动制定采用 8 条 112G 链路的 800G 标准。业界龙头企业已发布了 25.6TB 交换机产品,下一代 51.2TB 产品也即将推出。这些高带宽交换机会使用ASICs,并将 112G PAM4 SerDes 作为基础 IP。支持 51.2TB 交换机的吞吐量需要大量的 I / O,但将其整合至同一个 SoC 则是一大挑战,在封装设计和功耗管理方面都需要作出突破。

在即将推出的协同封装硅片(CPO)解决方案中,裸片和光学多晶粒被集成到同一个封装中,以此避免在 PCB 板上的长距离布线,并拥有更高的吞吐量。得益于支持多插槽配置和芯片间互联的高速 I / O 接口,高带宽以及低延迟,112G SerDes 的另一个应用场景是 AI / ML SoC。5G 应用同样需要高带宽,112G SerDes 也是理想的选择。

挑战

112G SerDes 技术可以满足数据密集型应用对高速互联的需求。但是,长距离连接需要更先进的服务器和网络设备,其设计本身就是巨大的挑战。由于奈奎斯特频率的翻倍,112G 系统的通道损失远超过 56G 系统,解决这一问题需要新的 SerDes 设计方法,如图一所示。

0e65093c-0305-11ed-ba43-dac502259ad0.jpg

由于系统中的设计缺陷,112G 的部署也面临挑战,如图二所示。SoC 封装,封装到母板阻抗失配,前面板和背板的串扰以及噪声耦合等设计问题均会对误码率(BER)产生显著影响。由于更小的 UI 和更低的 SNR,我们在采用 112G 数据速率的过程中还会遇到更大的挑战。

因此,在设计阶段就确保总体通道性能满足 IEEE 标准至关重要。通道性能不应仅依据插入损耗判断。IEEE 标准指出,应将通道运行裕度(COM)作为测量标准。通过预先规定 COM 的最小值,这一标准允许设计师在满足 BER 规范的前提下自行选择优化信号缺陷和均衡方案。在包括 RX / TX 规范、串扰、抖动、码间干扰(ISI)和噪声等多维设计空间中,优秀的设计应该考虑 COM 的最大值。COM 的目的是用最少的指定 SerDes 对系统中的通道进行表征化,但是 COM 也可以检查高速串行系统的互操作裕度。根据 IEEE 802.3ck 规范对 112G 的规定,COM 裕度不得小于 3dB。

Cadence 112G SerDes PHY IP

0e79a61c-0305-11ed-ba43-dac502259ad0.jpg

为了补偿上述提及的无法避免的设计缺陷和挑战,IP 供应商为其 IP 设计了更高的裕度。Cadence 112G Extended Long-Reach(ELR)PHY IP 提供额外的性能裕度,通过反射消除和增强的 DSP 来应对设计缺陷。这些增强让我们为高损耗和高反射的通道提供更高的裕度。这些对生产系统行之有效的特性包括:

基于第四代设计和优化的成熟解决方案

在 Cadence 测试芯片和客户产品上经过验证的架构

超越 IEEE 规范的性能

编程的反射消除逻辑可有效减少设计缺陷,并降低产品生产风险,加速上市进度

基于固件的调整,智能功耗优化和片上温度传感器等内置智能工具

关于 Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验,是电子系统设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计从概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 cadence.com。

2022 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。

审核编辑:汤梓红
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    68

    文章

    1000

    浏览量

    146230
  • 服务器
    +关注

    关注

    13

    文章

    10097

    浏览量

    90906
  • SerDes
    +关注

    关注

    8

    文章

    230

    浏览量

    36576

原文标题:高速 112G 设计和通道运行裕度

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    400G QSFP112 FR4光模块:数据中心高速互联的新基石

    本文深入解析400G QSFP112 FR4光模块的技术优势、与QSFP-DD的区别及其在AI集群、云计算等关键场景的应用。探讨2025年高速光模块
    的头像 发表于 11-10 09:44 226次阅读

    基于TE Connectivity QSFP-DD 112G连接器数据手册的技术解析

    TE Connectivity (TE) 堆叠式四通道小型可插拔双密度 (QSFP-DD) 112G连接器和屏蔽罩为数据基础设施提供改进的互连解决方案。QSFP-DD产品支持112G PAM4速度
    的头像 发表于 11-04 15:39 267次阅读

    TE Connectivity QSFP 112G SMT连接器与屏蔽罩技术解析

    TE Connectivity QSFP 112G SMT连接器和屏蔽罩可实现每端口高达400Gbps的高速数据传输。 这些连接器支持112G-PAM4调制,并向后兼容,可轻松从现有解决方案升级
    的头像 发表于 11-03 15:56 487次阅读

    400G QSFP112 FR4光模块:高速数据中心互联的核心力量

    400G QSFP112 FR4光模块是一款基于QSFP112封装、采用PAM4调制的高性能400G传输产品,支持2公里传输距离。凭借高带宽、低功耗和优秀兼容性,它被广泛应用于AI算力
    的头像 发表于 10-13 19:47 328次阅读

    贸泽即日起开售适用于数据中心和网络应用的 全新TE Connectivity QSFP 112G SMT连接器

    112G SMT连接器与壳体。QSFP 112G SMT连接器可实现每端口高达400Gbps的高速数据传输,适用于电信、网络、数据中心以及测试和测量等应用。   TE Connectivity
    发表于 07-04 14:51 1374次阅读

    晟联科受邀出席台积电技术研讨会,高速接口IP组合及解决方案助推海量数据畅行

    接口 IP 组合与解决方案,助力客户创新。 高速接口IP组合惊艳亮相,“打破边界,让数据畅行” 在数字化浪潮席卷全球的当下,数据量呈指数级增长,数据的高效稳定传输成为数字经济蓬勃发展的核心关键。研讨会现场,晟联科携112G SerDes
    的头像 发表于 07-01 10:26 425次阅读
    晟联科受邀出席台积电<b class='flag-5'>技术</b>研讨会,<b class='flag-5'>高速</b>接口IP组合及解决方案助推海量数据畅行

    无铅低温锡膏激光焊接的研发现状和市场趋势

    近年来,随着环保法规的日益严格以及电子设备向小型化、精密化发展的趋势,传统的含铅焊料逐渐被无铅焊料取代。在这一背景下,激光焊锡技术凭借其高效、精准、环保的特点,成为电子制造领域的重要发展方向之一。本文将重点探讨无铅低温锡膏激光焊接的研发进展及其
    的头像 发表于 05-15 13:55 884次阅读
    无铅低温锡膏激光焊接的研发现状和<b class='flag-5'>市场趋势</b>

    车载SerDes技术与静电防护方案解析

    在智能驾驶数据量呈指数级增长的趋势下,SerDes作为连接传感器、显示屏与计算平台的核心纽带,需同时满足“高速率传输”与“高可靠性运行”的双重挑战。雷卯电子针对GMSL/FPD-Lin
    的头像 发表于 05-13 10:19 1679次阅读
    车载<b class='flag-5'>SerDes</b><b class='flag-5'>技术</b>与静电防护方案解析

    全面了解高速铜缆内部线和外部线

    跳线主要包括C2B(芯片对背板)线、C2C(芯片对芯片)线、C2F(芯片对前面板)线。其使用有两种场景,一是在服务器、网络设备SERDES速率达到112G以上时P
    的头像 发表于 05-09 07:34 1849次阅读
    全面了解<b class='flag-5'>高速</b>铜缆内部线和外部线

    什么是SerDesSerDes有哪些应用?

    SerDes是一种功能块,用于对高速芯片间通信中使用的数字化数据进行序列化和反序列化。用于高性能计算(HPC)、人工智能(AI)、汽车、移动和物联网(IoT)应用的现代片上系统(SoC)都实现了
    的头像 发表于 03-27 16:18 4841次阅读
    什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>有哪些应用?

    智多晶Serdes IP的应用领域及工作原理

    回并行信号。随着高速集成电路技术的发展,市场对高带宽、低延迟的协议需求越来越大。目前多种高速协议都可以以Serdes 为基础进行进一步的开发
    的头像 发表于 03-13 17:31 2052次阅读
    智多晶<b class='flag-5'>Serdes</b> IP的应用领域及工作原理

    信号集成滑环的技术特点与市场趋势分析

    信号集成滑环在现代工业设备和自动化系统中扮演着重要角色。随着技术的发展和市场需求的变化,信号集成滑环的特点和应用不断演进。本文将探讨信号集成滑环的技术特点以及当前的市场趋势
    的头像 发表于 02-06 17:03 712次阅读

    高速线缆在数据中心的应用和解决方案

    随着数据传输需求的不断增加,高速互连技术变得越来越重要。目前在业界引起广泛关注的超大规模AI数据中心就离不开各类高速线缆。数据中心400G和800G
    的头像 发表于 01-08 11:24 1913次阅读
    <b class='flag-5'>高速</b>线缆在数据中心的应用和解决方案

    铸就AI服务器质量动脉 – 高速背板连接器新趋势(一)

    要充分发挥AI服务器sanwen强大算力效能,关键在于破解互联瓶颈,而连接器正是这一挑战的关键所在。随着数据传输速度向56G112G乃至224G
    发表于 12-25 14:31 851次阅读
    铸就AI服务器质量动脉 – <b class='flag-5'>高速</b>背板连接器新<b class='flag-5'>趋势</b>(一)

    铸就AI服务器质量动脉 – 高速背板连接器新趋势(二)

    AI服务器算力潜能的密钥:攻克互联瓶颈,聚焦高速背板连接器创新。 在数据洪流向56G112G乃至224G的新纪元迸发,高速背板连接器的角色
    发表于 12-25 14:03 1015次阅读
    铸就AI服务器质量动脉 – <b class='flag-5'>高速</b>背板连接器新<b class='flag-5'>趋势</b>(二)