0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电3D Fabric先进封装技术

智能计算芯世界 来源:智能计算芯世界 作者:智能计算芯世界 2022-06-30 10:52 次阅读

在Hot Chips 2021上,英特尔AMD、IBM、ARM英伟达三星高通科技巨头,Skydio、EdgeQ、Esperanto等初创公司,均对其最新芯片技术做了详细解读。

本届Hot Chips会议上,除了IBM、三星、高通等芯片制造巨头向世界展示了他们最新一代的芯片以外,还有台积电分享其最先进的3D封装技术、新思科技CEO谈如何借助AI设计芯片、Cerebras研发出世界上最大的芯片等诸多亮点。

台积电介绍了SoIC、InFO和CoWoS等台积电3DFabric技术平台的封装技术,公布了CoWoS封装技术的路线图,并且展示了为下一代小芯片架构和内存设计做好准备的最新一代CoWoS解决方案,包括先进热处理和COUPE异构集成技术。

以下为台积电芯片封装技术演讲PPT:

台积电 CSoIC、InFO和CoWoS等3DFabric技术

46b50798-f7c9-11ec-ba43-dac502259ad0.png

46c8cd0a-f7c9-11ec-ba43-dac502259ad0.png

3DFabric概述

台积电3D Fabric先进封装技术涵盖2.5D和垂直模叠产品,如下图所示。

46d5c51e-f7c9-11ec-ba43-dac502259ad0.jpg

集成的FanOut (InFO)封装利用了由面朝下嵌入的模具组成的重构晶圆,由成型化合物包围。 在环氧晶片上制备了再分布互连层(RDL)。(InFO- l是指嵌入在InFO包中的模具之间的硅“桥晶片”,用于在RDL金属化间距上改善模具之间的连接性。) 2.5D CoWoS技术利用microbump连接将芯片(和高带宽内存堆栈)集成在一个插入器上。最初的CoWoS技术产品(现在的CoWoS- s)使用了一个硅插入器,以及用于RDL制造的相关硅基光刻;通过硅通道(TSV)提供与封装凸点的连接。硅插入器技术提供了改进的互连密度,这对高信号计数HBM接口至关重要。最近,台积电提供了一种有机干扰器(CoWos-R),在互连密度和成本之间进行权衡。 3D SoIC产品利用模块之间的混合粘接提供垂直集成。模具可能以面对面的配置为向导。TSV通过(减薄的)模具提供连接性。

InFO和CoWoS产品已连续多年大批量生产。CoWoS开发中最近的创新涉及将最大硅插入器尺寸扩展到大于最大光罩尺寸,以容纳更多模具(尤其是HBM堆栈),将RDL互连拼接在一起。

SoIC Testchip

台积电分享了最近的SoIC资格测试工具的结果,如下所示。

46ec7af2-f7c9-11ec-ba43-dac502259ad0.jpg

使用的配置是(N5)CPU裸片与(N6)SRAM裸片在面对背拓扑中的垂直接合。(事实上,一家主要的CPU供应商已经预先宣布了使用台积电的SoIC将垂直“最后一级”SRAM缓存芯片连接到CPU的计划,该芯片将于2022年第一季度上市。)

SoIC设计流程

垂直模具集成的高级设计流程如下图所示:

470c3db0-f7c9-11ec-ba43-dac502259ad0.jpg

该流程需要同时关注自上而下的系统划分为单独的芯片实施,以及对复合配置中的热耗散的早期分析,如上所述。

471e0b76-f7c9-11ec-ba43-dac502259ad0.jpg

热分析的讨论强调了BEOL PDN和互连的低热阻路径与周围电介质相比的“chimney”性质,如上所示。具体而言,台积电与EDA供应商合作提高SoIC模型离散化技术的准确性,在最初通过粗网格分析确定的特定“热点”区域应用更详细的网格。 台积电还提出了一种方法,将热分析结果纳入SoIC静态时序分析降额因子的计算。就像片上变化(OCV)依赖于(时钟和数据)时序路径所跨越的距离一样,SoIC路径的热梯度也是一个额外的降额因素。台积电报告说,一个路径的模上温度梯度通常为~5-10C,一个小的平滑降额温度时间裕度应该足够了。对于SoIC路径,~20-30C的大梯度是可行的。对于温差较小的路径,覆盖此范围的平坦降额将过于悲观——应使用 SoIC 热分析的结果来计算降额因子。

SoIC测试

IEEE 1838标准化工作与模对模接口测试(link)的定义有关。 与用于在印刷电路板上进行封装到封装测试的芯片上边界扫描链的IEEE 1149 标准非常相似,该标准定义了每个芯片上用于堆栈后测试的控制和数据信号端口。该标准的主要重点是验证在SoIC组装过程中引入的面对面键合和TSV的有效性。 对于SoIC芯片之间的低速I/O,这个定义已经足够了,但是对于高速I/O接口,需要更广泛的BIST方法。

用于SoIC的TSMC Foundation IP–LiteIO

TSMC的库开发团队通常为每个硅工艺节点提供通用I/O单元(GPIO)。对于SoIC配置中的die-to-die连接,驱动程序负载较少,台积电提供了“LiteIO”设计。如下图所示,LiteIO设计侧重于优化布局以减少寄生ESD天线电容,从而实现更快的裸片之间的数据速率。

472a968e-f7c9-11ec-ba43-dac502259ad0.jpg

EDA启用

下图列出了最近与主要EDA供应商合作为InFO和SoIC封装技术开发的关键工具功能。

473bd2be-f7c9-11ec-ba43-dac502259ad0.jpg

总结

台积电继续大力投资2.5D/3D先进封装技术开发。最近的主要举措集中在3D SoIC直接芯片贴装的方法上——即分区、物理设计、分析。具体来说,早期热分析是必须的步骤。此外,台积电还分享了他们的SoIC eTV资质测试芯片的测试结果。2022年将见证3D SoIC设计的快速崛起。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    445

    文章

    47476

    浏览量

    407885
  • 封装技术
    +关注

    关注

    12

    文章

    487

    浏览量

    67747

原文标题:详解台积电3DFabric封装技术

文章出处:【微信号:AI_Architect,微信公众号:智能计算芯世界】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    3D动画原理:电阻

    电阻3D
    深圳崧皓电子
    发布于 :2024年03月19日 06:49:19

    半导体先进封装技术

    level package),2.5D封装(interposer,RDL等),3D封装(TSV)等先进封装
    的头像 发表于 02-21 10:34 204次阅读
    半导体<b class='flag-5'>先进</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    友思特C系列3D相机:实时3D点云图像

    3D相机
    虹科光电
    发布于 :2024年01月10日 17:39:25

    三星2024年将推出先进3D芯片封装技术SAINT

    三星计划在2024年先进3D芯片封装技术SAINT(Samsung Advanced Interconnection Technology,三星高级互连
    的头像 发表于 11-15 11:09 938次阅读

    什么是先进封装先进封装技术包括哪些技术

    半导体产品在由二维向三维发展,从技术发展方向半导体产品出现了系统级封装(SiP)等新的封装方式,从技术实现方法出现了倒装(FlipChip),凸块(Bumping),晶圆级
    发表于 10-31 09:16 856次阅读
    什么是<b class='flag-5'>先进</b><b class='flag-5'>封装</b>?<b class='flag-5'>先进</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>包括哪些<b class='flag-5'>技术</b>

    # #冷战 张忠谋回母校演讲称:应避免冷战

    行业资讯
    深圳市浮思特科技有限公司
    发布于 :2023年10月26日 17:17:08

    浅析先进封装的四大核心技术

    先进封装技术以SiP、WLP、2.5D/3D为三大发展重点。先进封装核心
    发表于 09-28 15:29 1689次阅读
    浅析<b class='flag-5'>先进</b><b class='flag-5'>封装</b>的四大核心<b class='flag-5'>技术</b>

    光学3D表面轮廓仪可以测金属吗?

    光学3D表面轮廓仪是基于白光干涉技术,结合精密Z向扫描模块、3D 建模算法等快速、准确测量物体表面的形状和轮廓的检测仪器。它利用光学投射原理,通过光学传感器对物体表面进行扫描,并根据反射光的信息来
    发表于 08-21 13:41

    什么是先进封装技术的核心

    level package),2.5D封装(interposer,RDL等),3D封装(TSV)等先进封装
    发表于 08-05 09:54 400次阅读
    什么是<b class='flag-5'>先进</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>的核心

    实时3D艺术最佳实践-纹理技术解读

    纹理贴图获取2D曲面图像并将其映射到3D多边形上。 本指南涵盖了几种纹理优化,可以帮助您的游戏运行得更流畅、看起来更好。 在本指南的最后,您可以检查您的知识。您将了解有关主题,包括纹理图谱
    发表于 08-02 06:12

    异构整合封装,半导体新蓝海

    台积电与联电皆致力于异质整合布局。台积电2022年6月启用日本筑波3D IC研发中心,专注研究下世代3D IC与先进封装技术的材料。台积电也
    的头像 发表于 06-20 11:22 518次阅读
    异构整合<b class='flag-5'>封装</b>,半导体新蓝海

    3D扫描进度更新,在等快递。还有准备3D打印。#3d建模 #3d扫描 #三维扫描 #3d设计 #创客

    3D打印机3D打印
    学习电子知识
    发布于 :2023年05月28日 20:54:11

    先进封装之TSV及TGV技术初探

    主要的技术路径。2.5D/3D封装正在加速3D互连密度的技术突破,TSV及TGV的技术作为2.5
    发表于 05-23 12:29 2904次阅读
    <b class='flag-5'>先进</b><b class='flag-5'>封装</b>之TSV及TGV<b class='flag-5'>技术</b>初探

    请问有没有ESP8266-DevKitC-02U-F的Eagle/Proteus的3D模型和封装库文件?

    请问有没有ESP8266-DevKitC-02U-F的Eagle/Proteus的3D模型和封装库文件? 如果有人可以分享它会很棒。
    发表于 05-16 09:07

    是否可以获得HVQFN148 SOT2111-1封装3D STEP模型?

    是否可以获得HVQFN148 SOT2111-1封装3D STEP模型?
    发表于 05-12 07:21