0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Xilinx FPGA平台GTX简易使用教程(一)

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-03-01 17:17 次阅读

理解GTX的必备姿势,学起来!

一、什么是GTX?

GT :Gigabit Transceiver千兆比特收发器;

GTX :Xilinx 7系列FPGA的高速串行收发器,硬核

xilinx的7系列FPGA根据不同的器件类型,集成了GTP、GTX、GTH、GTZ四种串行高速收发器,可以支持多种协议如PCI Express,SATA,JESD204B等。

四种收发器主要区别是支持的线速率不同,下图可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。

Xilinx FPGA平台GTX简易使用教程(一)

如我们常用的芯片 : 7K325TFFG900-2 ,集成了16个GTX。

如下图,我的测试工程使用了1个GTX,可使用16个。

另外,下面还可以看到Cell Types:GTXE2_COMMON与GTXE2_CHANNEL,这个先混个眼熟,后面会继续谈到。

Xilinx FPGA平台GTX简易使用教程(一)

二、Quad/Channel

我们先看一张GTX的结构图:(以7K325T为例)

Xilinx FPGA平台GTX简易使用教程(一)

Quad:4个GTX位1组,称为Quad,也就是图中标记的大红框。

从图中可以看到,7K325T芯片共有4个Quad,也就是16个GTX。

我们继续来看Quad的布局图:

Xilinx FPGA平台GTX简易使用教程(一)

简单总结下:

Quad:

包含4个Channel(每个channel包含一个GTX),1个QPLL,2个差分输入参考时钟;

QPLL :

也就是一个Quad共用的PLL,属于GTXE2_COMMON;

Xilinx FPGA平台GTX简易使用教程(一)

Channel:每个channel就是一个GTX,包含一个CPLL和一对收发器;

CPLL : 每个Channel独有的PLL,属于GTXE2_CHANNEL;

注:

CPLL最高支持线速6.x G,而QPLL则可超过10G;在通道线速较大(超过6.xGbps)时,IP会自动使用QPLL。

GTXE2_COMMON、GTXE2_CHANNEL :是Xilinx的器件原语(primitive),原语是Xilinx针对其器件特征开发的一系列常用模块的名字,用户可以将其看成Xilinx公司为用户提供的库函数;原语类似最底层的描述方法,使用好处多多~

三、PMA与PCS

接上一节,我们继续看Channel的拓扑结构:

Xilinx FPGA平台GTX简易使用教程(一)

看图说话,发送端(TX)和接收端(RX)功能独立,均由PMA和PCS两个子层组成。

PMA:(Physical Media Attachment,物理媒介适配层)

PCS:(Physical Coding Sublayer,物理编码子层)

其中PMA子层包含高速串并转换(PISO)、预/后加重、接收均衡、时钟发生器及时钟恢复等电路。PCS子层包含8B/10B编解码、缓冲区、通道绑定和时钟修正等电路。这么来说,PMA是最基本的单位,负责模拟部分,而PCS主要负责并行的数字电路处理,理论上来说PCS完全可以由逻辑设计完成;但是硬核专用电路实现肯定功能更强大更稳定!

四、GTX收发处理流程

GTX发送端处理流程:首先用户逻辑数据经过8B/10B编码后,进入一个发送缓存区Phase Adjust FIFO,该缓冲区主要是PMA子层和PCS子层两个时钟域的时钟隔离,解决两者时钟速率匹配和相位差异的问题,最后经过高速Serdes进行并串转换(PISO parallel-in serial-out),有必要的话,可以进行预加重、后加重(Pre/Post Emp)。值得一提的是,如果在PCB设计时不慎将TXP和TXN差分引脚交叉连接,则可以通过极性控制来弥补这个设计错误。

Xilinx FPGA平台GTX简易使用教程(一)

接收端和发送端过程相反,相似点较多,这里就不赘述了,需要注意的是RX接收端的弹性缓冲区(RX Elastic Buffer),其具有时钟纠正和通道绑定功能。

五、其他内容

介绍一些专用名词和使用的技术。

1. PRBS :伪随机序列码,在一定程度的随机数,使用PRBS这种伪随机码进行高速串行通道的测试,主要是测试误码率的情况。

2. ibert:GTX辅助IP核,集成式比特误码率测试仪,是Xilinx专门用于具有高速串行接口的 FPGA 芯片的调试和交互式配置工具。放一张测试眼图吧:(1.25Gbps)

Xilinx FPGA平台GTX简易使用教程(一)

眼图中颜色越蓝的地方,BER 值越小,说明这个区域误码率越低,或者几乎没有误码率。颜色越红,表示这个区域误码率越高。一般来讲,这个眼图的眼睛张的越开,说明数据传输信号越好。Link 的速度越低,对应的眼图也会更好,Link 的速度越高,对应的眼图会下降。

3. 8b/10b

8b/10b编码主要是为了解决直流平衡。也就是0/1数量的平衡。

优点:具备错误检测;

缺点:效率不高,具有20%开销;因此出现了64b/66b编码。

K28.5 :8b/10b编码中常用k28.5来做K码,对应过来就是0xBC,主要用于接收数据对齐。

注:上述介绍均为简单说明,可能不够精确,有个概念就好。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1603

    文章

    21326

    浏览量

    593233
  • 收发器
    +关注

    关注

    10

    文章

    2971

    浏览量

    104779
  • Xilinx
    +关注

    关注

    70

    文章

    2121

    浏览量

    119376
收藏 人收藏

    评论

    相关推荐

    Xilinx fpga芯片系列有哪些

    Xilinx FPGA芯片拥有多个系列和型号,以满足不同应用领域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特点。
    的头像 发表于 03-14 16:24 779次阅读

    FPGA设计高级技巧 Xilinx

    FPGA设计高级技巧 Xilinx
    发表于 01-08 22:15

    Xilinx FPGA IP之Block Memory Generator功能概述

    Xilinx Block Memory Generator(BMG)是一个先进的内存构造器,它使用Xilinx fpga中的嵌入式块RAM资源生成面积和 性能优化的内存。
    的头像 发表于 11-14 17:49 957次阅读
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b> IP之Block Memory Generator功能概述

    罗彻斯特电子携手AMD/Xilinx可持续供应Xilinx传统FPGA产品

    罗彻斯特电子携手AMD/Xilinx,为Xilinx传统FPGA和相关配置PROM产品提供供货支持。
    的头像 发表于 11-07 09:04 270次阅读

    便携式FPGA实验平台EGO1介绍

    板载芯片:该平台板载了Xilinx 28nm工艺的Artix-7系列FPGA芯片,型号为XC7A35T-1CSG324C。
    发表于 09-17 15:06 3657次阅读
    便携式<b class='flag-5'>FPGA</b>实验<b class='flag-5'>平台</b>EGO1介绍

    Xilinx 7系列与Ultrascale系列FPGA的区别

    Xilinx是一家专业的可编程逻辑器件(PLD)厂商,其产品包括FPGA、CPLD、SOC等。XilinxFPGA产品线有多个系列,其中7系列和Ultrascale系列是比较常见的两
    发表于 09-15 14:44 2209次阅读
    <b class='flag-5'>Xilinx</b> 7系列与Ultrascale系列<b class='flag-5'>FPGA</b>的区别

    Xilinx FPGAGTx的参考时钟

    本文主要介绍Xilinx FPGAGTx的参考时钟。下面就从参考时钟的模式、参考时钟的选择等方面进行介绍。
    发表于 09-15 09:14 2428次阅读
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的<b class='flag-5'>GTx</b>的参考时钟

    面向Xilinx FPGA和SoC的超快设计方法指南

    电子发烧友网站提供《面向Xilinx FPGA和SoC的超快设计方法指南.pdf》资料免费下载
    发表于 09-14 10:02 1次下载
    面向<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>和SoC的超快设计方法指南

    基于Xilinx FPGA的边界扫描应用

    上一篇文章,介绍了基于STM32F103的JTAG边界扫描应用,演示了TopJTAG Probe软件的应用,以及边界扫描的基本功能。本文介绍基于Xilinx FPGA的边界扫描应用,两者几乎是一样。
    的头像 发表于 09-13 12:29 750次阅读
    基于<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的边界扫描应用

    基于IBERT的GTX数据传输测试

    本文介绍一个FPGA开源项目:基于IBERT的GTX数据传输测试。IBERT是指误码率测试,在Vivado软件中,IBERT 7 Series GTX IP核可用于对 Xilinx
    的头像 发表于 08-31 11:45 1268次阅读
    基于IBERT的<b class='flag-5'>GTX</b>数据传输测试

    Xilinx 7系列FPGA的时钟结构解析

    通过上一篇文章“时钟管理技术”,我们了解Xilinx 7系列FPGA主要有全局时钟、区域时钟、时钟管理块(CMT)。 通过以上时钟资源的结合,Xilinx 7系列FPGA可实现高性能和
    发表于 08-31 10:44 1278次阅读
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的时钟结构解析

    使用Xilinx FPGA实现OFDM系统

    OFDM中调制使用IFFT,解调使用IFFT,在OFDM实现系统中,FFT和IFFT时必备的关键模块。在使用Xilinx的7系列FPGA(KC705)实现OFDM系统时,有以下几种选择。
    的头像 发表于 07-10 10:50 661次阅读
    使用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>实现OFDM系统

    利用IBERT核对GTX收发器板级测试

    、概述 IBERT(集成误码率测试仪)是xilinx为7系列FPGA GTX收发器设计的,用于评估和监控GTX收发器。IBERT包括在
    发表于 06-21 11:23

    XILINX FPGA IP之Clocking Wizard详解

    锁相环基本上是每一个fpga工程必不可少的模块,之前文档xilinx 7 系列FPGA时钟资源对xilinx fpga的底层时钟资源做过说明
    发表于 06-12 17:42 3270次阅读
    <b class='flag-5'>XILINX</b> <b class='flag-5'>FPGA</b> IP之Clocking Wizard详解

    Xilinx FPGA pcb设计

    Xilinx FPGA pcb设计
    发表于 05-29 09:11 0次下载