0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Xilinx FPGA平台GTX简易使用教程(一)

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-03-01 17:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

理解GTX的必备姿势,学起来!

一、什么是GTX?

GT :Gigabit Transceiver千兆比特收发器;

GTX :Xilinx 7系列FPGA的高速串行收发器,硬核

xilinx的7系列FPGA根据不同的器件类型,集成了GTP、GTX、GTH、GTZ四种串行高速收发器,可以支持多种协议如PCI Express,SATA,JESD204B等。

四种收发器主要区别是支持的线速率不同,下图可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。

Xilinx FPGA平台GTX简易使用教程(一)

如我们常用的芯片 : 7K325TFFG900-2 ,集成了16个GTX。

如下图,我的测试工程使用了1个GTX,可使用16个。

另外,下面还可以看到Cell Types:GTXE2_COMMON与GTXE2_CHANNEL,这个先混个眼熟,后面会继续谈到。

Xilinx FPGA平台GTX简易使用教程(一)

二、Quad/Channel

我们先看一张GTX的结构图:(以7K325T为例)

Xilinx FPGA平台GTX简易使用教程(一)

Quad:4个GTX位1组,称为Quad,也就是图中标记的大红框。

从图中可以看到,7K325T芯片共有4个Quad,也就是16个GTX。

我们继续来看Quad的布局图:

Xilinx FPGA平台GTX简易使用教程(一)

简单总结下:

Quad:

包含4个Channel(每个channel包含一个GTX),1个QPLL,2个差分输入参考时钟;

QPLL :

也就是一个Quad共用的PLL,属于GTXE2_COMMON;

Xilinx FPGA平台GTX简易使用教程(一)

Channel:每个channel就是一个GTX,包含一个CPLL和一对收发器;

CPLL : 每个Channel独有的PLL,属于GTXE2_CHANNEL;

注:

CPLL最高支持线速6.x G,而QPLL则可超过10G;在通道线速较大(超过6.xGbps)时,IP会自动使用QPLL。

GTXE2_COMMON、GTXE2_CHANNEL :是Xilinx的器件原语(primitive),原语是Xilinx针对其器件特征开发的一系列常用模块的名字,用户可以将其看成Xilinx公司为用户提供的库函数;原语类似最底层的描述方法,使用好处多多~

三、PMA与PCS

接上一节,我们继续看Channel的拓扑结构:

Xilinx FPGA平台GTX简易使用教程(一)

看图说话,发送端(TX)和接收端(RX)功能独立,均由PMA和PCS两个子层组成。

PMA:(Physical Media Attachment,物理媒介适配层)

PCS:(Physical Coding Sublayer,物理编码子层)

其中PMA子层包含高速串并转换(PISO)、预/后加重、接收均衡、时钟发生器及时钟恢复等电路。PCS子层包含8B/10B编解码、缓冲区、通道绑定和时钟修正等电路。这么来说,PMA是最基本的单位,负责模拟部分,而PCS主要负责并行的数字电路处理,理论上来说PCS完全可以由逻辑设计完成;但是硬核专用电路实现肯定功能更强大更稳定!

四、GTX收发处理流程

GTX发送端处理流程:首先用户逻辑数据经过8B/10B编码后,进入一个发送缓存区Phase Adjust FIFO,该缓冲区主要是PMA子层和PCS子层两个时钟域的时钟隔离,解决两者时钟速率匹配和相位差异的问题,最后经过高速Serdes进行并串转换(PISO parallel-in serial-out),有必要的话,可以进行预加重、后加重(Pre/Post Emp)。值得一提的是,如果在PCB设计时不慎将TXP和TXN差分引脚交叉连接,则可以通过极性控制来弥补这个设计错误。

Xilinx FPGA平台GTX简易使用教程(一)

接收端和发送端过程相反,相似点较多,这里就不赘述了,需要注意的是RX接收端的弹性缓冲区(RX Elastic Buffer),其具有时钟纠正和通道绑定功能。

五、其他内容

介绍一些专用名词和使用的技术。

1. PRBS :伪随机序列码,在一定程度的随机数,使用PRBS这种伪随机码进行高速串行通道的测试,主要是测试误码率的情况。

2. ibert:GTX辅助IP核,集成式比特误码率测试仪,是Xilinx专门用于具有高速串行接口的 FPGA 芯片的调试和交互式配置工具。放一张测试眼图吧:(1.25Gbps)

Xilinx FPGA平台GTX简易使用教程(一)

眼图中颜色越蓝的地方,BER 值越小,说明这个区域误码率越低,或者几乎没有误码率。颜色越红,表示这个区域误码率越高。一般来讲,这个眼图的眼睛张的越开,说明数据传输信号越好。Link 的速度越低,对应的眼图也会更好,Link 的速度越高,对应的眼图会下降。

3. 8b/10b

8b/10b编码主要是为了解决直流平衡。也就是0/1数量的平衡。

优点:具备错误检测;

缺点:效率不高,具有20%开销;因此出现了64b/66b编码。

K28.5 :8b/10b编码中常用k28.5来做K码,对应过来就是0xBC,主要用于接收数据对齐。

注:上述介绍均为简单说明,可能不够精确,有个概念就好。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1665

    文章

    22576

    浏览量

    640882
  • 收发器
    +关注

    关注

    10

    文章

    3846

    浏览量

    111572
  • Xilinx
    +关注

    关注

    73

    文章

    2209

    浏览量

    132201
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Xilinx FPGA中的混合模式时钟管理器MMCME2_ADV详解

    FPGA 的浩瀚宇宙中,时钟系统不仅是驱动逻辑运转的“心脏”,更是决定系统稳定性与性能上限的“指挥棒”。对于 Xilinx 7 系列 FPGA 开发者而言,如果仅满足于使用 Clocking Wizard IP 核点点鼠标,
    的头像 发表于 04-10 11:20 354次阅读
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>中的混合模式时钟管理器MMCME2_ADV详解

    青翼基于KU115FPGA 高性能数据预处理载板-PCIe信号处理板-FPGA载板

    PCIE702A-2 是款基于 PCIE 总线架构的 KU115 FPGA 高性能 数据预处理平台,该平台具有 1 个 FMC+(HPC)接口,1 路 PCIe x8 主机接口,该
    的头像 发表于 03-17 19:00 1194次阅读
    青翼基于KU115<b class='flag-5'>FPGA</b> 高性能数据预处理载板-PCIe信号处理板-<b class='flag-5'>FPGA</b>载板

    深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想电源管理方案

    深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想电源管理方案 在电子设备的设计中,电源管理是个至关重要的环节,它直接影响着设备的性能、稳定性和效率。今天,我们要深入探讨
    的头像 发表于 03-16 15:25 352次阅读

    基于XILINX Vivado平台GTX收发器的开发

    此选项根据你所用的FPGA型号确定GT类型,我所用的是7k325t系列,故GT类型为GTX
    的头像 发表于 03-03 14:46 5840次阅读
    基于<b class='flag-5'>XILINX</b> Vivado<b class='flag-5'>平台</b>的<b class='flag-5'>GTX</b>收发器的开发

    Xilinx FPGA中IDELAYCTRL参考时钟控制模块的使用

    IDELAYCTRL 是 Xilinx FPGA(特别是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校准输入延迟模块(IDELAYE2/IDELAYE3)的必须存在的参考时钟控制模块。
    的头像 发表于 02-26 14:41 6021次阅读

    【TES818 】青翼凌云科技基于 VU13P FPGA+ZYNQ SOC 的 8 路 100G 光纤通道处理平台

    ​TES818是款基于VU13PFPGA+XC7Z100SOC的8路100G光纤通道处理平台,该平台采用
    的头像 发表于 12-04 16:02 783次阅读
    【TES818 】青翼凌云科技基于 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 的 8 路 100G 光纤通道处理<b class='flag-5'>平台</b>

    使用Xilinx 7系列FPGA的四位乘法器设计

    (Shinshu University)研究团队的最新设计中,个专为 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了仅 11 个 LUT + 2 个 CARRY4 块,关键路径延迟达到 2.75 ns。这是
    的头像 发表于 11-17 09:49 3753次阅读
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器设计

    Xilinx FPGA串行通信协议介绍

    Xilinx FPGA因其高性能和低延迟,常用于串行通信接口设计。本文深入分析了Aurora、PCI Express和Serial RapidIO这三种在Xilinx系统设计中关键的串行通信协议。介绍了它们的特性、优势和应用场景
    的头像 发表于 11-14 15:02 2936次阅读
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信协议介绍

    请问如何将蜂鸟E203移植到Xilinx NEXYS A7 FPGA 开发板上?

    如何将蜂鸟E203移植到Xilinx NEXYS A7 FPGA 开发板上?有参考教程吗?小白求教 主要是引脚分配,我这边有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    发表于 11-11 07:44

    【VPX650 】青翼凌云科技基于 VPX 系统架构的 VU13P FPGA+ZYNQ SOC 超宽带信号处理平台

    VPX650 是款基于 6U VPX 系统架构的 VU13P FPGA + XC7Z100 SOC 超宽带信号处理平台,该平台采用
    的头像 发表于 10-16 10:48 928次阅读
    【VPX650 】青翼凌云科技基于 VPX 系统架构的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超宽带信号处理<b class='flag-5'>平台</b>

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX双FMC接口通用信号处理平台

    VPX638是款基于KU115 FPGA + C6678 DSP的6U VPX双FMC接口通用信号处理平台,该平台采用
    的头像 发表于 09-01 13:42 1263次阅读
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 DSP的6U VPX双FMC接口通用信号处理<b class='flag-5'>平台</b>

    文详解xilinx 7系列FPGA配置技巧

    本文旨在通过讲解不同模式的原理图连接方式,进而配置用到引脚的含义(手册上相关引脚含义有四、五页,通过本文理解基本上能够记住所有引脚含义以及使用场景),熟悉xilinx 7系列配置流程,以及设计原理图时需要注意的些事项,比如flash与
    的头像 发表于 08-30 14:35 1.2w次阅读
    <b class='flag-5'>一</b>文详解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    【TES807】青翼凌云科技基于 XCKU115 FPGA 的双 FMC 接口万兆光纤传输信号处理平台

    TES807 是款基于千兆或者万兆以太网传输的双 FMC 接口信 号处理平台。该平台采用 XILINX 的 Kintex UltraSacle 系列
    的头像 发表于 08-29 15:57 732次阅读
    【TES807】青翼凌云科技基于 XCKU115 <b class='flag-5'>FPGA</b> 的双 FMC 接口万兆光纤传输信号处理<b class='flag-5'>平台</b>

    基于AD9613与Xilinx MPSoC平台的高速AD/DA案例分享

    本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例
    的头像 发表于 06-03 14:22 1221次阅读
    基于AD9613与<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平台</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理图

    电子发烧友网站提供《XILINX XCZU67DR FPGA完整原理图.pdf》资料免费下载
    发表于 05-30 15:29 27次下载