0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Aurora 8B/10B IP核(二)—时钟、复位与状态指示

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-02-16 16:21 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

写在前面
IP是什么?简单来讲,IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子,然后拿出来给别人用。那什么又是黑盒子?黑盒子就是你看不到里面的东西,你只能看到外面的接口。也就是说IP是某类可以不了解内部构造,仅仅需要对对外接口操作即可以使用的某类特定功能模块。

封装成黑盒子的好处是显而易见的-----你无需对复杂的内部结构了如执掌,只要能做到如何使用即可。可能有人会说了:那这岂不是不符合我们从小学习的“知其然,知其所以然”?不好意思,你是工程师,你不是科学家。老板只关心你把东西做出来、做好,不会关心这个东西你到底懂不懂。

说了这么多的意思就是。Aurora IP核这个东西我们会用就行了,不用纠结它具体是怎么实现的(当然知道肯定更好,无非就是个时间性价比的问题)。那么具体到一个FPGA IP类的黑盒子,我们需要了解哪些对外接口才能把它给用起来呢?无非就是三类:

  • 时钟:对于一个系统,时钟架构是必不可少的,根据其复杂程度,时钟数量、种类也会不同
  • 复位:一个稳健的系统,各类复位信号也是不可缺少的(要能把IP初始化成功)
  • 指示:辅以数个指示信号,可以实现更好的操作、调试等交互功能

1、时钟
时钟看手册好像很多,实际上真的与我们密切相关的无非就是4个。

首先我们打开IP定制界面的第一页Core Options,可以看到3个时钟:

poYBAGIMocSARtlnAABipwwAtwM120.png
  • GT Refclk :Aurora IP核是基于GT作为物理层实现的,所以时钟GT Refclk就是GT的参考时钟。GT的时钟参考只能使用外部的差分时钟,所以具体的值取决你板卡的硬件设计。默认125Mhz。
  • INIT CLK :初始化阶段的时钟 ,在上电初始化阶段,可以使用该时钟来驱动一些逻辑。默认值:50Mhz。
  • DRP CLK : DRP时钟,动态重配置,一般没用,默认值:50Mhz(通常一个内部模块需要进行配置,使用两种方法:端口控制和配置参数控制。一个常见的应用就是线速率切换。这时候就需要利用DRP端口来调整部分参数的值,然后复位GTX,使GTX工作在不同的线速率下。)。

上面这三个时钟,是IP核工作所需要的时钟,也是我们需要提供给IP核的。此外,还有一个时钟是IP核提供给我们的:user_clk。这个时钟,是IP核根据设置的线速率及Lane的位宽计算出来的用户时钟,用户需要传输的数据必须是该时钟域下的数据,否则会存在亚稳态风险。关于user_clk值的计算我们在下一章节再讨论。

基本就能总结了:1、GT Refclk的值根据对应硬件设计的来;INIT CLK 和DRP CLK可以用PLL或者MMCM生成;3、user_clk是用户时钟域,我们的数据收发接口应该工作在此时钟域下。

2、复位
复位信号一定要好好了解,不然你的IP为什么起不来你都不知道咋回事!

复位信号用于将Aurora 8B/10B核心设置为一个已知的启动状态。在复位时,IP核停止任何当前操作并重新初始化一个新通道。在双工模块上,复位信号复位通道的TX和RX两侧。

复位案例1:双工模式下的reset复位

复位信号reset需要至少维持6个时钟周期,然后3个周期后,channel_up信号被拉低,表示传输通道建立失效

poYBAGIMocaAIXz4AAD5aZhorxA550.png

复位案例2:双工模式下的gt_reset复位

复位信号gt_reset需要至少维持6个时钟周期,然后一段时间后,user_clk也会失效(这是因为user_clk的时钟来源是GT,gt_reset复位会从最底层的物理层复位),随后channel_up信号被拉低,表示传输通道建立失效

pYYBAGIMociAeKfAAAE8CUv8LaU310.png

单工模式的复位步骤就不讲了,请参考手册。

双工模式下的上电时序

双工模式下,给FPGA上电时,gt_reset和reset信号都必须保持为高电平,与此同时GT的参考时钟gt_clk和初始化时钟init_clk都必须保持稳定。

poYBAGIMocqAT-fFAAE1gBRI9Ic226.png

双工模式下的正常操作复位时序

1. 在gt_reset断言之前,reset信号必须稳定保持128个user_clk时钟周期的断言
2. gt_reset断言保持一段时间(图中所示为1s)
3. 在gt_reset取消断言一段时间后,reset取消断言

pYYBAGIMocyAYZEzAAE2LDnvmYw034.png

3、状态指示
Aurora IP还提供了一系列的指示接口出来,方便我们进行调试:

pYYBAGIMoc2AJpbsAAEWwaPwCLU388.png
  • loopback:回环模式,实际使用一般接到0
  • power down:高电平有效。当其为高时,GT会进入非工作、低功耗的模式(类似睡眠模式)。我们使用的时候一般直接拉低。
  • lane_up:当对应的Lane初始化完成后,会断言对应的lane_up
  • channel_up:当Auroa 8b/10b 初始化完成后,并且当前已经可以进行数据的传输时,会断言该信号
  • hard_err:错误表征应信号,主要是硬件类错误
  • soft_err:错误表征应信号,主要是软件类错误
  • frame_err:错误表征应信号,主要是帧类错误

4、其他
其他
除了上述部分外,还有一些不太常用的功能(自己看手册吧):

  • 流控:Flow Control(Native Flow Control、User Flow Control)
  • 加扰/解扰:Scrambler/Descrambler
  • 循环冗余校验:Cyclic Redundancy Check,CRC

预告
下一节我们再来一起学习下Aurora IP核的example design(两种接口一起)。

参考
Aurora 8B/10B Protocol Specification
Aurora 8B/10B v11.1 LogiCORE IP Product Guide

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    11

    文章

    1953

    浏览量

    134532
  • AURORA
    +关注

    关注

    0

    文章

    25

    浏览量

    5709
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Vivado浮点数IP的一些设置注意点

    现,举例比较大小模式: 此时会需要模式控制信号,该信号的设置方法参考其文档,如加法是8b0,减法是8b1,该规则对乘加/减、加减都成立。有的IP
    发表于 10-24 06:25

    Qwen3-VL 4B/8B全面适配,BM1684X成边缘最佳部署平台!

    算能BM1684X上完成Qwen3-VL4B/8B模型的适配,推理速度13.7/7.2tokens/s,使其成为边缘部署多模态大模型的最佳选择。近日,阿里千问正式开源Qwen3-VL系列的4B
    的头像 发表于 10-16 18:00 1689次阅读
    Qwen3-VL 4<b class='flag-5'>B</b>/<b class='flag-5'>8B</b>全面适配,BM1684X成边缘最佳部署平台!

    JEDSD204B标准verilog实现-协议演进

    关联转换器采样率,无需外部帧时钟输入)。 最大串行数据速率 最高3.125 Gbps(受限于8b/10b编码及早期SerDes技术)。 最高6.25 Gbps(优化编码与SerDes,支持更高速率)。 最高
    发表于 09-05 21:18

    SE10F10B5.0UA 低电容ESD极管

    SE10F10B5.0UA系列ESD极管产品数据手册
    发表于 07-13 14:48 1次下载

    低频段 LNA 前端模块(B26/B5/B18/B19、B8B20、B12/13/17、B28A、B28BB29) skyworksinc

    电子发烧友网为你提供()低频段 LNA 前端模块(B26/B5/B18/B19、B8B20、
    发表于 06-27 18:32
    低频段 LNA 前端模块(<b class='flag-5'>B</b>26/<b class='flag-5'>B</b>5/<b class='flag-5'>B</b>18/<b class='flag-5'>B</b>19、<b class='flag-5'>B8</b>、<b class='flag-5'>B</b>20、<b class='flag-5'>B</b>12/13/17、<b class='flag-5'>B</b>28A、<b class='flag-5'>B28B</b> 和 <b class='flag-5'>B</b>29) skyworksinc

    带增益的 RX 分集 FEM(B26、B8B20、B1/4、B3 和 B7) skyworksinc

    电子发烧友网为你提供()带增益的 RX 分集 FEM(B26、B8B20、B1/4、B3 和 B
    发表于 06-27 18:31
    带增益的 RX 分集 FEM(<b class='flag-5'>B</b>26、<b class='flag-5'>B8</b>、<b class='flag-5'>B</b>20、<b class='flag-5'>B</b>1/4、<b class='flag-5'>B</b>3 和 <b class='flag-5'>B</b>7) skyworksinc

    使用 NPU 插件对量化的 Llama 3.1 8b 模型进行推理时出现“从 __Int64 转换为无符号 int 的错误”,怎么解决?

    安装了 OpenVINO™ GenAI 2024.4。 使用以下命令量化 Llama 3.1 8B 模型: optimum-cli export openvino -m meta-llama
    发表于 06-25 07:20

    具有载波聚合的 RX 分集 FEM(B26、B8B12/13、B2/25、B4 和 B7) skyworksinc

    电子发烧友网为你提供()具有载波聚合的 RX 分集 FEM(B26、B8B12/13、B2/25、B4 和
    发表于 06-19 18:35
    具有载波聚合的 RX 分集 FEM(<b class='flag-5'>B</b>26、<b class='flag-5'>B8</b>、<b class='flag-5'>B</b>12/13、<b class='flag-5'>B</b>2/25、<b class='flag-5'>B</b>4 和 <b class='flag-5'>B</b>7) skyworksinc

    带增益的 RX 分集 FEM(B29、B26、B8B20、B12/13、B28A 和 B28B) skyworksinc

    电子发烧友网为你提供()带增益的 RX 分集 FEM(B29、B26、B8B20、B12/13、B
    发表于 06-11 18:31
    带增益的 RX 分集 FEM(<b class='flag-5'>B</b>29、<b class='flag-5'>B</b>26、<b class='flag-5'>B8</b>、<b class='flag-5'>B</b>20、<b class='flag-5'>B</b>12/13、<b class='flag-5'>B</b>28A 和 <b class='flag-5'>B28B</b>) skyworksinc

    具有载波聚合的 RX 分集 FEM(B26、B8B20、B1/4、B3 和 B7) skyworksinc

    电子发烧友网为你提供()具有载波聚合的 RX 分集 FEM(B26、B8B20、B1/4、B3 和 B
    发表于 04-11 15:26
    具有载波聚合的 RX 分集 FEM(<b class='flag-5'>B</b>26、<b class='flag-5'>B8</b>、<b class='flag-5'>B</b>20、<b class='flag-5'>B</b>1/4、<b class='flag-5'>B</b>3 和 <b class='flag-5'>B</b>7) skyworksinc

    智多晶XSTC_8B10B IP介绍

    XSTC_8B10B IP(XSTC:XiST Transmission Channel)是智多晶开发的一个灵活的,轻量级的高速串行通信的IPIP在具备SerDes(单通道或多通道)
    的头像 发表于 04-03 16:30 1169次阅读
    智多晶XSTC_<b class='flag-5'>8B10B</b> <b class='flag-5'>IP</b>介绍

    用CPLD来控制TLK1221有丢包情况,怎么解决?

    用CPLD来控制TLK1221有丢包情况。所传输的视频信号在显示器上面有条纹出现。请问是不是在8B/10B转换时,没写好程序。AD和DA转换我感觉没有问题。
    发表于 02-13 06:08

    请问一下204B接口的各个层次?

    Hi~,我想请问一下204B接口的各个层次,例如transport layer,link layer...里面的8B/10B,scrambler...的内建测试模式和测试模板(test parten)方面的资料,应该参考什么
    发表于 01-20 09:05

    dac38j82读config100报错怎么解决?

    读config100报错为 2,即8b/10b not-in-table code error,请问这个错误应从哪方面着手解决?
    发表于 12-25 08:17

    Altera JESD204B IP和TI DAC37J84硬件检查报告

    电子发烧友网站提供《Altera JESD204B IP和TI DAC37J84硬件检查报告.pdf》资料免费下载
    发表于 12-10 14:53 0次下载
    Altera JESD204<b class='flag-5'>B</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>和TI DAC37J84硬件检查报告