Verdi是用来仿真以及debug波形的工具,但它不能够用来编译verilog和systemverilog文件,所以需要借助第三方EDA工具去做编译的工作。
这里主要分享一下使用questasim和verdi的联合仿真。
由于verdi工具支持FSDB格式的波形文件,所以在仿真时要把文件的信号转存到FSDB格式的波形文件中,这里需要借助一个共享的库文件:novas_fli.so.它通常位于目录:
《VERDI_HOME》/share/PLI/MODELSIM/${PLATFORM}。
首先需要把上面的库文件路径添加到系统的环境变量LD_LIBRARY_PATH 中,如下:
setenv LD_LIBRARY_PATH ${VERDI_HOME}/share/PLI/MODELSIM/${PLATFORM}:$LD_LIBRARY_PATH
然后在仿真的时候,命令行中添加如下:
vsim -pli novas_fli.so work.test do dump_fsdb_questa.tcl +fsdb+autofluash
dump_fsdb_questa.tcl的内容如下:
fsdbDumpfile “test.fsdb”fsdbDumpvars 0 “test”run
02
举例说明
比如要验证一个简单的全加器,其Makefile的自动化脚本如下:

在dump_fsdb_questa.tcl的内容如下:

在terminal中输入下面指令(运行编译和仿真):
make all
编译仿真通过后,会在在当前的工作目录中生成:TESTCASE01.fsdb文件。
之后在terminal中输入下面指令(打开波形文件):
make run_verdi
本篇文章主要分享了如何通过自动化脚本的方式实现Questasim和Verdi的联合仿真教程。
原文标题:Questasim和Verdi的联合仿真教程
文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。
责任编辑:haq
-
仿真
+关注
关注
53文章
4406浏览量
137671 -
eda
+关注
关注
72文章
3053浏览量
181506 -
Verdi
+关注
关注
0文章
22浏览量
9128 -
questasim
+关注
关注
0文章
5浏览量
7710
原文标题:Questasim和Verdi的联合仿真教程
文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
利用Verdi调试协处理器的实现步骤
vcs和vivado联合仿真
订单退款自动化接口:高效处理退款流程的技术实现
电源模块的短路保护如何通过自动化测试软件完成测试
如何用Renix实现网络测试自动化: 从配置分离到多厂商设备支持
Python脚本实现运维工作自动化案例
车机交互测试自动化实现路径与案例分析
UTP系统通过ModBus协议对温度传感器的自动化测试介绍
APP自动化测试框架
HFSS 自动化建模工具
如何实现跌落式熔断器的自动化控制
基于 Docker 与 Jenkins 实现自动化部署
通用自动化测试软件 - TAE

如何通过自动化脚本实现Questasim和Verdi的联合仿真
评论