关于锁相环（PLL）你知道哪些？
一、锁相环组成
锁相环一般由三部分组成压控振荡器、滤波器和鉴相器。最终使得输入和输出两个频率同步，且具有稳定的相位差。
二、锁相环作用
用来把输入的时钟频率进行倍频。
三、锁相环各个部分介绍
压控振荡器：电压变化控制输出的振荡器，输入电压越高，输出频率越大！
鉴相器：鉴定两个输入波形的相位，输出占空比稳定的波形。
滤波器：把鉴相器输出的或高或低的方波电压，经过滤波器变成平稳的直流电压。
四、如何具体实现输出信号的分频和倍频
如果想要倍频，只需要将压控振荡器的输出进行分频，比如二分频，其中一部分分频和输入频率得一样，那么对应输出的频率就是输入频率的二倍了。
编辑：jq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
滤波器
+关注
关注
162文章
8470浏览量
186286 -
压控振荡器
+关注
关注
10文章
180浏览量
30564 -
鉴相器
+关注
关注
1文章
63浏览量
23926
原文标题：关于锁相环（PLL）必须要知道的事
文章出处：【微信号：gh_9d70b445f494，微信公众号：FPGA设计论坛】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
高性能低噪声锁相环LTC6948：设计与应用全解析
高性能低噪声锁相环LTC6948：设计与应用全解析 在电子工程师的日常工作中，高性能的锁相环（PLL）器件是实现精确频率控制和低噪声信号合成的关键。今天，我们就来深入探讨一款名为LTC6948
Altera公司锁相环IP核介绍
锁相环(PLL，Phase Lock Loop)的主要作用是实现输出时钟对输入参考时钟的相位与频率的精确跟踪和同步。锁相环(PLL)的主要模块包括相位频率检测器(PFD)、电荷泵、环路
探索CDC516：高性能3.3V锁相环时钟驱动器
高性能、低偏斜、低抖动的3.3V锁相环（PLL）时钟驱动器，专为同步DRAM应用而设计。 文件下载： cdc516.pdf 一、CDC516概述 CDC516是一款专门为同步DRAM应用打造的时钟驱动器
CDC2516：高性能锁相环时钟驱动器的深度解析
： cdc2516.pdf 一、CDC2516概述 CDC2516是一款高性能、低偏斜、低抖动的锁相环（PLL）时钟驱动器，专为同步DRAM应用而设计。它工作在3.3V的VCC电压下，能将一个时钟输入分配到四个输出组，每组有四个输出，总共提供16个低偏斜、低抖动的输入时钟
CDC509：高性能3.3V锁相环时钟驱动器
Instruments）的CDC509就是一款专为同步DRAM应用设计的高性能、低偏斜、低抖动的锁相环（PLL）时钟驱动器。今天我们就来深入了解一下这款产品。 文件下载： cdc509.pdf 产品概述
CDCVF25081：高性能锁相环时钟驱动器深度解析
，一款高性能、低偏斜、低抖动的锁相环（PLL）时钟驱动器。 文件下载： cdcvf25081.pdf 一、产品特性亮点 1. 架构与输出 CDCVF25081基于锁相环技术，是零延迟缓冲器。它将1个时钟输入转换为2组，每组4个输
TLC2932A高性能锁相环芯片详解：设计与应用指南
TLC2932A高性能锁相环芯片详解：设计与应用指南 在电子设计领域，锁相环（PLL）是一种至关重要的电路，它能够实现信号的相位同步和频率合成，广泛应用于通信、雷达、仪器仪表等众多领域。今天要给大家
探索TLC2933A高性能锁相环：特性、应用与设计要点
探索TLC2933A高性能锁相环：特性、应用与设计要点 在电子设计领域，锁相环（PLL）是实现频率合成、信号同步等功能的关键组件。今天，我们将深入探讨德州仪器（TI）的TLC2933A高性能锁
CDCVF2510 3.3V锁相环时钟驱动器技术文档总结
该CDCVF2510是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。它使用锁相环 （PLL） 将反馈 （FBOUT） 输出与时钟 （CLK） 输入信号在频率和相位上精确对
CDCVF25081 3.3-V 锁相环时钟驱动器技术文档总结
CDCVF25081是一款高性能、低偏斜、低抖动、锁相环时钟驱动器。它使用 PLL 将输出时钟在频率和相位上精确对齐输入时钟信号。输出分为 2 个组，总共 8 个缓冲 CLKIN 输出。当不存在 CLKIN 信号时，该器件会自动将输出置于低电平状态（掉电模式）。
CDCVF2510A 3.3V锁相环时钟驱动器技术文档总结
该CDCVF2510A是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。该CDCVF2510A使用锁相环 （PLL） 将反馈 （FBOUT） 输出在频率和相位上精确对齐到时
TLC2933A 高性能锁相环 (PLL) 芯片技术文档摘要
该TLC2933A专为锁相环（PLL）系统设计，由压控振荡器（VCO）和边沿触发型相位频率检测器（PFD）组成。VCO的振荡频率范围由外部偏置电阻（R ~偏见~ ).VCO在输出级有一个1/2分频器
高压放大器在锁相环稳定重复频率研究中的应用
实验名称： 锁相环稳定重复频率的系统分析 实验内容： 针对重复频率的漂移，引入两套锁相环系统反馈控制两个激光器的重复频率，将其锁定在同一个稳定的时钟源上。本章主要阐述了经典锁相环的原理，稳定重复
Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册
Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO)，是5G或数据转换器时钟
评论