关于锁相环（PLL）你知道哪些？
一、锁相环组成
锁相环一般由三部分组成压控振荡器、滤波器和鉴相器。最终使得输入和输出两个频率同步，且具有稳定的相位差。
二、锁相环作用
用来把输入的时钟频率进行倍频。
三、锁相环各个部分介绍
压控振荡器：电压变化控制输出的振荡器，输入电压越高，输出频率越大！
鉴相器：鉴定两个输入波形的相位，输出占空比稳定的波形。
滤波器：把鉴相器输出的或高或低的方波电压，经过滤波器变成平稳的直流电压。
四、如何具体实现输出信号的分频和倍频
如果想要倍频，只需要将压控振荡器的输出进行分频，比如二分频，其中一部分分频和输入频率得一样，那么对应输出的频率就是输入频率的二倍了。
编辑：jq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
滤波器
+关注
关注
162文章
8351浏览量
184761 -
压控振荡器
+关注
关注
10文章
174浏览量
30366 -
鉴相器
+关注
关注
1文章
62浏览量
23802
原文标题：关于锁相环（PLL）必须要知道的事
文章出处：【微信号：gh_9d70b445f494，微信公众号：FPGA设计论坛】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
CDCVF2510 3.3V锁相环时钟驱动器技术文档总结
该CDCVF2510是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。它使用锁相环 （PLL） 将反馈 （FBOUT） 输出与时钟 （CLK） 输入信号在频率和相位上精确对
CDCVF2509 3.3V锁相环时钟驱动器技术文档总结
该CDCVF2509是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。该器件使用 PLL 将反馈 （FBOUT） 输出与时钟 （CLK） 输入信号在频率和相位上精确对齐。该器件专为与同步
CDCVF25081 3.3-V 锁相环时钟驱动器技术文档总结
CDCVF25081是一款高性能、低偏斜、低抖动、锁相环时钟驱动器。它使用 PLL 将输出时钟在频率和相位上精确对齐输入时钟信号。输出分为 2 个组，总共 8 个缓冲 CLKIN 输出。当不存在 CLKIN 信号时，该器件会自动将输出置于低电平状态（掉电模式）。
CDCVF2510A 3.3V锁相环时钟驱动器技术文档总结
该CDCVF2510A是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。该CDCVF2510A使用锁相环 （PLL） 将反馈 （FBOUT） 输出在频率和相位上精确对齐到时
TLC2932A 高性能锁相环芯片技术文档摘要
该TLC2932A专为锁相环（PLL）系统而设计，由压控振荡器（VCO）和边沿触发型相位频率检测器（PFD）组成。VCO的振荡频率范围由外部偏置电阻（R ~偏见~ ).VCO在输出级有一个1/2
TLC2933A 高性能锁相环 (PLL) 芯片技术文档摘要
该TLC2933A专为锁相环（PLL）系统设计，由压控振荡器（VCO）和边沿触发型相位频率检测器（PFD）组成。VCO的振荡频率范围由外部偏置电阻（R ~偏见~ ).VCO在输出级有一个1/2分频器
【RK3568+PG2L50H开发板实验例程】FPGA部分 | Pango 的时钟资源——锁相环
： Window11 PDS2022.2-SP6.4
芯片型号： PG2L50H-484
2.实验原理
2.1. PLL 介绍
锁相环作为一种反馈控制电路，其特点是利用外部输入的参考信号来控制环路内部
发表于 07-10 10:28
高压放大器在锁相环稳定重复频率研究中的应用
实验名称： 锁相环稳定重复频率的系统分析 实验内容： 针对重复频率的漂移，引入两套锁相环系统反馈控制两个激光器的重复频率，将其锁定在同一个稳定的时钟源上。本章主要阐述了经典锁相环的原理，稳定重复
Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册
Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO)，是5G或数据转换器时钟
锁相环(PLL)电路设计与应用（全9章）
内容介绍本文档主要介绍锁相环(PLL)电路的设计与应用，内容包括PLL工作原理与电路构成、PLL电路的传输特性、PLL电路中环路滤波器的设计
发表于 04-18 15:34
锁相环是什么意思
锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用于电子系统中的反馈控制系统，主要用于频率合成和相位同步。本文将从锁相环的工作原理、基本组成、应用案例以及设计考虑等方面进行详细阐述，以帮助读者全面理解这一重要
AN-1420：利用数字锁相环(DPLL)实现相位增建和无中断切换
电子发烧友网站提供《AN-1420：利用数字锁相环(DPLL)实现相位增建和无中断切换.pdf》资料免费下载
发表于 01-13 14:07
•0次下载
可编程晶振的锁相环原理
锁相环(Phase-LockedLoop，PLL)是一个能够比较输出与输)入相位差的反馈系统，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，使振荡信号同步至参考信号。而锁相环
TMS320C6000 DSP软件可编程锁相环控制器指南
电子发烧友网站提供《TMS320C6000 DSP软件可编程锁相环控制器指南.pdf》资料免费下载
发表于 12-24 16:54
•0次下载
工商网监
评论