一、锁相环组成
锁相环一般由三部分组成压控振荡器、滤波器和鉴相器。最终使得输入和输出两个频率同步,且具有稳定的相位差。
二、锁相环作用
用来把输入的时钟频率进行倍频。
三、锁相环各个部分介绍
压控振荡器:电压变化控制输出的振荡器,输入电压越高,输出频率越大!
鉴相器:鉴定两个输入波形的相位,输出占空比稳定的波形。
滤波器:把鉴相器输出的或高或低的方波电压,经过滤波器变成平稳的直流电压。
四、如何具体实现输出信号的分频和倍频
如果想要倍频,只需要将压控振荡器的输出进行分频,比如二分频,其中一部分分频和输入频率得一样,那么对应输出的频率就是输入频率的二倍了。
编辑:jq
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
滤波器
+关注
关注
158文章
7335浏览量
174831 -
压控振荡器
+关注
关注
10文章
115浏览量
29172 -
鉴相器
+关注
关注
1文章
56浏览量
23105
原文标题:关于锁相环(PLL)必须要知道的事
文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
锁相环PLL是什么?它是如何工作的?
今天想来聊一下芯片设计中的一个重要macro——PLL,全称Phase lock loop,锁相环。我主要就介绍一下它是什么以及它是如何工作的。
DDS+PLL可编程全数字锁相环设计
V CO 输出本地参考频率。由于V CO 采用模拟电路, 这将带来元件 饱和、直流漂移、非线性等问题。因此, 全数字锁相环得到了越来越广泛的应用。
本文介绍一种 DD S(D irect D igital Syn thesizer) 与 PLL (Phase L o
发表于 11-09 08:31
•1次下载
频繁地开关锁相环芯片的电源会对锁相环有何影响?
频繁地开关锁相环芯片的电源会对锁相环有何影响? 锁相环(PLL)是一种被广泛应用在现代电子技术中的集成电路,它是一种反馈控制系统,可以将输入信号和本地参考信号同步。
了解锁相环(PLL)瞬态响应 如何优化锁相环(PLL)的瞬态响应?
了解锁相环(PLL)瞬态响应 如何优化锁相环(PLL)的瞬态响应? 锁相环(PLL)是一种广泛应
锁相环(PLL)基本原理 当锁相环无法锁定时该怎么处理的呢?
锁相环(PLL)基本原理 当锁相环无法锁定时该怎么处理的呢? 锁相环(Phase Locked Loop, PLL)是一种电路系统,它可以将
siumlink中三相锁相环PLL的输入怎么实现?
siumlink中三相锁相环PLL的输入怎么实现? siumlink中三相锁相环PLL的输入是通过输入三相交流电压来实现的。在交流电力系统中,多数情况下使用的是三相电压,因此三相
什么是锁相环?PLL和DLL都是锁相环区别在哪里?
什么是锁相环?PLL和DLL都是锁相环区别在哪里? 锁相环(Phase Locked Loop,PLL)是一种基于反馈的控制系统,用于提供稳
用FPGA的锁相环PLL给外围芯片提供时钟
用FPGA的锁相环PLL给外围芯片提供时钟 FPGA锁相环PLL(Phase-Locked Loop)是一种广泛使用的时钟管理电路,可以对输入时钟信号进行精确控制和提高稳定性,以满足各
pll锁相环倍频的原理
pll锁相环倍频的原理 PLL锁相环倍频是一种重要的时钟信号处理技术,广泛应用于数字系统、通信系统、计算机等领域,具有高可靠性、高精度、快速跟踪等优点。
FPGA零基础学习之Vivado-锁相环使用教程
说,上货。
锁相环使用教程
锁相环是我们比较常用的IP核之一。PLL的英文全称是Phase locked loop即锁相环,是一种反馈电路。具有分频、倍频、相位偏移和占空比可调的功能
发表于 06-14 18:09
评论