‌CDCVF25081 3.3-V 锁相环时钟驱动器技术文档总结

CDCVF25081是一款高性能、低偏斜、低抖动、锁相环时钟驱动器。它使用 PLL 将输出时钟在频率和相位上精确对齐输入时钟信号。输出分为 2 个组，总共 8 个缓冲 CLKIN 输出。当不存在 CLKIN 信号时，该器件会自动将输出置于低电平状态（掉电模式）。

S1 和 S2 引脚允许在 PLL 或旁路 PLL 输出之间进行选择。当保持打开状态时，输出被禁用至逻辑低电平状态。
*附件：cdcvf25081.pdf

该部件支持故障安全功能。该器件还集成了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。

该器件在3.3V电源环境中工作，特性为–40°C至85°C（环境温度）。

特性

• 基于锁相环的零延迟缓冲器
  • 1 个时钟输入到 2 个 4 个输出组
  • 无需外部 RC 网络
• 电源电压：3 V 至 3.6 V
• 工作频率：8 MHz 至 200 MHz
• 低附加抖动（周期周期）：66 MHz 至 200 MHz 时为 ±100 ps
• 提供掉电模式
  • 电流消耗：< 20 μA in掉电模式
• 25 Ω片内串联阻尼电阻器
• 工业温度范围：–40°C 至 85°C
• 扩频时钟兼容 （SSC）
• 包装在
  • 9.9 mm × 3.91 mm、16 引脚 SOIC （D）
  • 5.0 mm × 4.4 mm、16 引脚 TSSOP （PW）

参数

方框图

‌1. 核心特性‌

• ‌锁相环(PLL)架构‌：零延迟缓冲器，1个时钟输入驱动2组共8个输出，无需外部RC网络
• ‌电气参数‌：
  • 工作电压：3V至3.6V
  • 频率范围：8MHz至200MHz
  • 低附加抖动：±100ps（66-200MHz）
  • 支持省电模式（静态电流<20µA）
• ‌物理特性‌：
  • 集成25Ω片上串联阻尼电阻
  • 工业级温度范围：-40°C至85°C
  • 封装选项：16引脚SOIC（9.9mm×3.91mm）或TSSOP（5.0mm×4.4mm）

‌2. 典型应用场景‌

• 国防无线电设备
• 医疗影像设备（CT/PET扫描仪、体外诊断）
• 雷达系统
• 音视频制作切换器

‌3. 功能描述‌

• 通过PLL精确同步输入/输出时钟的频率和相位，反馈引脚(FBIN)需连接至任一输出完成闭环
• 支持两种工作模式：
  • ‌PLL模式‌：自动校准输出时钟（需10µs锁定时间）
  • ‌旁路模式‌：直接传递输入时钟（S1/S2引脚控制）
• 无输入信号时自动进入低功耗状态

‌4. 关键参数‌

• ‌时序特性‌：
  • 相位偏移：±200ps（PLL模式）
  • 输出传播延迟：2.5-6ns（旁路模式）
  • 输出占空比：43%-57%
• ‌可靠性指标‌：
  • ESD防护：2000V（HBM）/1000V（CDM）
  • 最大结温：150°C

‌5. 设计建议‌

• ‌电源去耦‌：推荐使用10μF+1μF+0.1μF多级电容滤波，配合铁氧体磁珠抑制高频噪声
• ‌PCB布局‌：
  • 旁路电容需尽量靠近电源引脚
  • 优先选用0402封装电容降低寄生电感