探究DSP的移动网络终端硬件平台如何实现

1前言：

无线通信技术与网络技术的迅猛发展推动了无线网络技术深入应用，针对能够满足军事应用需要的、可快速展开、高抗毁性的移动信息系统产生了无线自组织网络。这种网络没有绝对的控制中心，所有节点的地位平等，网络中的节点通过分布式算法来协调彼此的行为，无需人工干预和任何其它预置的网络设施，可以在任何时刻任何地方快速展开并自动组网。要实现这样的功能，对无线终端有着很高的要求，根据这种应用需求，本文设计并实现了一种适合无线网络的移动终端硬件平台。

移动网络终端的组成主要有两部分：移动终端硬件平台（以下简称硬件平台）和主机。其中硬件平台主要由射频单元、基带模拟单元、物理层基带处理单元和MAC层处理单元组成，主要完成基于UTRA-TDD LCR的物理层协议的数据的发送和接收以及纯无线网络的MAC层的数据处理功能；主机部分主要由接口驱动单元、网络层处理单元和应用层处理单元组成，主要完成网络层以及网络层以上的处理数据处理功能。

其中移动网络终端硬件平台主要完成以下功能：能够完成射频信号的收发功能；能够完成基带模拟、数字信号的相互转换功能；完成物理层基带处理算法功能；MAC层、路由和主控的全部处理功能。目前实现该硬件平台的方法主要有三种：OMAP＋DSP＋FPGA结构、OMAP＋DSP或OMAP＋FPGA结构以及主机＋DSP＋FPGA结构。其中OMAP是TI公司以2.5代及第3代手机为应用目标推出的开放式多媒体应用平台，其内核采用ARM及DSP相结合，具有很高的技术特性，同时具备支持3G标准。是目前通讯、PDA等厂家开发智能手机等通讯终端理想的开发实验平台。

2 移动终端硬件平台总体设计方案

上述的三种实现方案各有优缺点，对于第一种方案，优点是：能够做成一个相对完整的移动终端；电路设计相对简单。缺点主要有：如果所有物理层基带处理算法都放到一个FPGA或者DSP中实现，那么对FPGA或者DSP的处理能力的要求则会非常的高： 开发难度和复杂度要求非常高，开发周期长。对于第二种方案，优点和方案一一样，移动终端的结构相对完整；

并且采用DSP＋FPGA结构能够较好的分配物理层基带发送和接收算法，大大降低所需DSP和FPGA的处理能力。但其缺点是：对OMAP芯片的开发难度和复杂度依然很高，开发周期长；电路板设计的难度和复杂度提高，因为上面除了射频和基带模拟部分以外，还要有DSP、FPGA、OMAP以及外围器件。第三种方案，优点是：能够很好的分配物理层基带算法，大大降低对DSP和FPGA的处理能力的要求；

并且将OMAP的功能放在了主机上，不仅简化了电路设计的复杂度，而且也进一步降低了开发成本和开发难度以及复杂度，同时缩短了开发周期。但缺点是设备不够整体化，移动终端将分为物理层收发设备和主机设备，不便于移动。经过分析比较，综合考虑开发复杂度、成本等因素以后我们最后决定采用方案三的结构设计。

移动终端做更具体的设计是根据所确定的总体方案制定的。方案中的结构分为两部分：一部分是主机，负责MAC、路由和主控等，一部分是物理层收发设备。主机部分无需硬件设计，考虑的核心是物理层收发硬件平台的设计。经过分析，我们将物理层基带处理算法在FPGA和DSP之间进行了分配：FPGA主要完成基带数据接口、AGC处理、基带发送、除主径载频估计外的Midamble码搜索及多径分离、解扰、解扩、RAKE合并以及相关控制功能的算法实现；FPGA的配置程序存储在配置芯片中。DSP主要完成主径载频估计、载频精确估计、解速率适配、信道译码和CRC校验部分算法实现。DSP的运行程序存储在FLASH芯片中，启动时由FLASH将程序加载至DSP。硬件平台与主机之间的接口采用常用的USB2.0的接口方式。具体结构框图如下：

图 一：硬件平台最终方案框图

3 DSP及FPGA芯片的选择

首先是对DSP芯片的选取，DSP主要完成载频估计、频精确估计、速率适配、信道译码和CRC校验等算法的实现功能，经过初步估算，这些算法所需实乘103120次；实加230752次。上面的运算量评估没有考虑程序运行中一些大量的数据的读写和搬移的操作。DSP单元做完上面的运算处理使用半个slot时间，那么对DSP的处理能力要求大约为1000 MIPS。

存储量分析如下：这里存储量包括载频估计中包括本地训练序列的存储、CZT运算参数的存储、中间变量的存储和CZT运算结果的存储，频偏信号表的存储，载频重置后数据的存储，交织图样和解速率适配图样的存储等，我们估计出总共需要存储空间：231K字节。根据上面的资源评估，我们需要一个处理能力超过1000MIPS，存储超过300K字节的DSP，最后我们选择了TI公司的TMS320C64167E3作为移动终端硬件平台的DSP。

DSP6416是 TI公司的TMS320C6000系列DSP中一款性能极高的32位定点DSP芯片。它是TI公司基于第二代、高性能的超常指令集结构（VelociTI.2TM）而研发的一款DSP。在工作时钟为720MHz时，其最高处理能力能够达到5760MIPS，并且具有极强的并行处理能力，内部RAM存储也能达到1M字节。

其二对于FPGA芯片，主要完成基带数据接口、AGC处理、基带发送、除主径载频估计外的Midamble码搜索及多径分离、解扰、解扩、RAKE合并以及相关控制功能的算法实现。对于FPGA而言，处理速度基本都能满足要求，重要的是芯片所含的资源能否满足要求。经过估算，这些算法大概需要500000门左右的资源，我们最终选择了Altera公司Stratix系列的EP1S25B672芯片。该芯片包括有25660个LEs（逻辑单元）合600000左右个逻辑门，还含有10个高速DSP模块和6个PLLs等资源。

4 主要硬件电路的设计

由于电路中的元器件比较多（包括FPGA、DSP、GPS模块、射频模块、A/D、D/A等），而且FPGA和DSP都是5、6百个管脚的BGA封装，再加上一些外围芯片，要想在一块电路板上设计所有的电路会很难将电路板做的很小，而且数字基带电路比模拟部分的电路复杂的多，电路板的层数也会增加，如果把数字和模拟设计在一块电路板上，模拟部分的多出的电路板层数就会显得有些浪费。为缩小电路板的面积，降低设计成本，我们将硬件平台分为两部分，一部分是基带数字部分，包括所有与基带数字解调有关的电路；另一部分是模拟部分，包括数字/模拟、模拟/数字的转换电路和射频模块。两块电路板之间靠双排插针连接，模拟射频电路板在数字基带板的上面。

硬件平台中各器件所需电压的种类比较多，一共有4种：DSP核电压1.4V、FPGA核电压1.5V、射频模块供电电压3.6V以及其它器件所需电压3.3V。因此电源模块的设计是一个重点部分，如果用线性稳压模块，由于输入电压12V与电路板上所需电压之间的压差较大，稳压模块将消耗大部分电压，造成供电功耗的浪费。

因此我们选择了基于PWM脉宽调制的DC/DC稳压模块（凌特公司的LT1940）。该芯片支持3.6～25V的直流电压输入，提供两个最大1.4A的直流稳压输出。我们使用了3片LT1940来提供这4种电压，其中一片专门提供3.3V的电压，因为这是电路板中80％元器件的供电电压（包括DSP和FPGA的I/O电压、它们的外围器件的供电电压以及A/D、D/A的供电电压等），消耗的电流较大，大约为1.5～2A左右；还有一片提供FPGA和DSP的核电压，其中DSP内核最高消耗900mA电流，FPGA内核最高消耗450mA电流；第三片用来给射频模块提供3.6V的电压，因为射频模块消耗的电流也较大，最高可达2A。

另外，时钟网络是电路板设计中十分重要的环节之一。在本硬件平台中，晶振是WINTRON的10.24MHz TCXO型的（稳定度是±3Hz，电流消耗小余2mA，TTL输出）。晶振将10.24MHz的时钟输入到FPGA，然后FPGA产生出自己内部和其它器件的工作时钟。整个硬件平台的时钟网络如下图所示：

输出与差分运放AD8138之间，这样既能够使其较小的输入阻抗适合D/A的电流输出，也能够有效的限制输出频带，同时AD8138起到了低通网络与射频模块之间的阻抗隔离作用。

信号经过低通网络以后，阻抗特性或多或少带有一些容性或者感性，直接接到射频模块上信号就会有所失真，而差分运放能够起到很好的隔离作用，使输出的信号阻抗具有较纯的阻性，提高输入射频模块的信号质量，其电路图如图三所示。对于接收而言，由于射频模块自带有接收的低通滤波器，因此电路较发送要简单许多，只需在接收A/D之间接一个差分运放起隔离驱动作用即可。

图 三：模拟基带发送电路原理图

另外，在PCB板设计过程中还应采取一些必要的措施，尽可能地避免或减少一些干扰因素的产生。比如，在PCB布板时，电路各部按模块分区，各分区模块内相对集中，分区模块之间相对独立，这样能减少相互间干扰。此外PCB板的布局时首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线距过小易受干扰。在确定PCB尺寸后，先确定特殊元件的位置。最后，根据对电路的各功能模块分区，对电路的全部元器件进行布局。

5 创新点总结

本文的创新点是通过分析选取并实现了一种基于DSP的移动网络终端硬件平台的设计方案，在总体结构方案确定以后的对分析了主要元器件的选型依据。接下来重点阐述了硬件电路的原理图设计，包括各个主要部分的具体设计，最后讲述了PCB电路板的实际设计中需要注意的一些实际问题。

参考文献：

1 Altera Corporation，Stratix Device Handbook［M］ ，May 2003

2 许永和。 EZ-USB FX 系列单片机USB外围设计和应用［M］。 北京：北京航空航天大学出版社，2002

3 刘继承等，DS/FH混合扩频接收机解扩及同步技术的FPGA实现［J］，电子技术应用，2003年第1期

4 张绍军 黄 振，高速数字系统中的信号完整性及实施方案［J］，电子技术应用，2003年第2期

5 王春海张增良 数控机床的螺距误差检测及补偿［J］，微计算机信息，2006， 1-1:228-229

编辑：jq