0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

IBM的45nm的工艺

SSDFans 来源:ssdfans 作者:ssdfans 2020-10-21 10:28 次阅读

最近不可描述的网站上有一个活动,很多人post了比较沧桑感的照片。"How it stared & How it is going"

信息技术这个行业,因为有了摩尔定律的原动力,技术和商业的发展的确会有指数发展的机会。记得很多年前有个大佬说:“软件产品的优势就是复制的成本几乎为0,因此这个是软件相对于其他行业最大的竞争优势”。

但是最近的大佬会说:“因为软件的产品复制成本几乎0,这使软件成为了一个没有护城河的行业!”。没错,大家都接受了一个大项目开源之后,就会诞生了一系列的自主可控的国产软件的中国特色。

从最初的《集市和大教堂》开始,open source这个大旗的确是一呼百应,记得2010年的时候,云计算刚刚开始,微软就在担心windows 服务器版本的部署份额的下降,直到现在微软旗帜鲜明地支持Linux。这个是Top500操作系统的现状[1]。100% linux!!!


对于软件的开源,硬件公司,特别是家底比较厚的公司,也在发挥余热。最近被老黄收购ARM的消息淹没的IBM分拆其实也是一个时代的结束,并没有激起太多水花。

作为最近比较热门的自主可控的CPU的代表来讲,有MIPS,ARM,X86和Alpha 的ISA,但是作为现在唯一幸存的上一代的RISC的代表的open power就没有斩获一席之地。当然,一个技术方向的选择有很多因素,很多时候最先进的未必是最合适的。

这个就要回到上一篇的主题,hotchips一直就是芯片行业风向标。在整整10年之前,IBM也有一个session。[2]

对!就是IBM在2010年左右所做的NP,或者说第二代的NP处理器。相对于第一代的NP,增加了更多的HW 加速功能。

REG,compression, XML processing, cryptograghy, ethernet offload engine, 这些和老黄正在为那些互联网新贵的基础架构部门正在努力打造的DPU[3]类似。

IBM的45nm的工艺。400的片子,成本也不算低了。

对于系统的互联,虽然不是上一期的NoC,但是PBus的功能定位也很清晰:

all peers 架构,也就是DDR连在系统的Front BUS上,这个是在AMD上次的复兴之前,MC和CPU都是分家,当然AMD这次又分家了。

两个南,北向的Data Bus,有点NoC的感觉。

Pakets flow可以直接到cache,这就是Intel DDIO, 估计现在的网卡都要这样了。

不同的A2 core的配置,不同的power domain,这样的片子功耗注定不会低了。16core的A2 估计至少50W之上了。

CPU Cluster和内存的连接,以及L1$和L2$都中规中矩。这里面的Line Locking和way locking不知道能不能用在新的CPU集成MC的架构中,理论上对于分离的MC和CPU架构更有用。

至于A2的core,我后面会讲,但是现在要看看每个功能模块先。不太明白这里虚拟化的作用。不过,想到RISC-V现在还不支持虚拟化,power的确是祖上有矿。

这个PBIC更像是加速单元的cache,这个思路的确是和Xilinx 的CCIX以及Intel的CXL一样。

压缩

加密

XML的处理,这个东西在现在也是内存数据厂家想要的东东。

RegX

整个加速框架

最后提了一下包处理和PCIE功能。相对来讲对于今天没有太大的参考意义了。网络也有一个虚拟的L2的switch,居然支持到L4,估计是为了做TCP的协议卸载。PCIE居然在2010年就支持了SRIOV,可惜了。可以支持Root port 和end port。

总体感觉IBM在10年前把除了虚拟化以外的workload都考虑到了。这些需求到现在还是有非常大的市场。不知道在片子正式量产的2013年发生了什么,IBM这个片子并没有像FSL,Nitro前身,凯威一样留下太多记忆。

因此当IBM在2020年8月的openpower summit开源了A2的core时候,我才知道IBM曾经有这样一个东西。这个可能是一个介于SoC和NP之间的片子了。[4]

看架构,的确是一个非常成熟的CPU core,但是作为一个数据中心的网卡芯片,没有CPU是不够的,但是有CPU没有其他加速功能更是远远不够的。不知道IBM后续会不会把每个加速模块都开放出来。

跑了一下工程,的确是大厂风范,一路都很顺利,而且是基于AXI的interface,基本可以直接连在AXI-IC上跑起来,但是没有对应的OS软件,而且也没有L2cache的clutser设置,感觉IBM可能后面还有。期待呀。

最后还要讲一下,这个片子可是IBM的蓝色基因的超算上的部件[5],但是主要是哪里呢?这个需要懂行的大侠指点一下。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IBM
    IBM
    +关注

    关注

    3

    文章

    1673

    浏览量

    74273
  • 云计算
    +关注

    关注

    38

    文章

    7351

    浏览量

    135719
  • 信息技术
    +关注

    关注

    0

    文章

    539

    浏览量

    29467

原文标题:IBM也有DPU了?!

文章出处:【微信号:SSDFans,微信公众号:SSDFans】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FreePDK 45nm 的一个 Flip-Flop 的面积是多少μm^2

    FreePDK 45nm 的一个 Flip-Flop 的面积是多少μm^2有偿(50米)
    发表于 03-05 19:48

    无意发展至10nm以下,第二梯队晶圆代工厂的成熟工艺现状

    梯队的厂商们还在成熟工艺上稳扎稳打。   早在两年前,我们还会将28nm视作成熟工艺以及先进工艺的分水岭。但随着3nm的推出,以及即将到来的
    的头像 发表于 02-21 00:17 2757次阅读
    无意发展至10<b class='flag-5'>nm</b>以下,第二梯队晶圆代工厂的成熟<b class='flag-5'>工艺</b>现状

    苹果将抢先采用台积电2nm工艺,实现技术独享

    例如,尽管iPhone 15 Pro已发布四个月,A17 Pro仍在使用台积电专有的3nm工艺。根据MacRumors的报告,这一趋势似乎仍将延续至2nm工艺
    的头像 发表于 01-26 09:48 235次阅读

    台积电3nm工艺预计2024年产量达80%

    据悉,2024年台积电的第二代3nm工艺(称为N3E)有望得到更广泛运用。此前只有苹果有能力订购第一代N3B高端晶圆。经过解决工艺难题及提升产量后,台积电推出经济实惠的3nm版型,吸引
    的头像 发表于 01-03 14:15 326次阅读

    一文详解芯片的7nm工艺

    芯片的7nm工艺我们经常能听到,但是7nm是否真的意味着芯片的尺寸只有7nm呢?让我们一起来看看吧!
    的头像 发表于 12-07 11:45 2208次阅读
    一文详解芯片的7<b class='flag-5'>nm</b><b class='flag-5'>工艺</b>

    浅析光刻照明系统中复眼透镜的设计及公差原理

    在超大规模集成电路中,为了实现NA=1.35,波长193nm处分辨率达到 45nm的目标,需要对影响光刻照明均匀性的误差源进行详细分析最终确定公差范围。
    的头像 发表于 11-27 10:35 492次阅读
    浅析光刻照明系统中复眼透镜的设计及公差原理

    三星D1a nm LPDDR5X器件的EUV光刻工艺

    三星D1a nm LPDDR5X器件的EUV光刻工艺
    的头像 发表于 11-23 18:13 656次阅读
    三星D1a <b class='flag-5'>nm</b> LPDDR5X器件的EUV光刻<b class='flag-5'>工艺</b>

    2nm芯片工艺有望破冰吗?

    芯片2nm
    亿佰特物联网应用专家
    发布于 :2023年10月11日 14:52:41

    什么是3nm工艺芯片?3nm工艺芯片意味着什么?

    的大部分时间里,用于制造芯片的工艺节点的名称是由晶体管栅极长度的最小特征尺寸(以纳米为单位)或最小线宽来指定的。350nm工艺节点就是一个例子。
    发表于 09-19 15:48 5349次阅读
    什么是3<b class='flag-5'>nm</b><b class='flag-5'>工艺</b>芯片?3<b class='flag-5'>nm</b><b class='flag-5'>工艺</b>芯片意味着什么?

    苹果拒绝为3nm工艺缺陷买单 台积电3nm按良率收费!

    根据外媒报道,据称台积电新的3nm制造工艺的次品率约为30%。不过根据独家条款,该公司仅向苹果收取良品芯片的费用!
    的头像 发表于 08-08 15:59 815次阅读

    Intel自曝:3nm工艺良率、性能简直完美!

    Intel将在下半年发布的Meteor Lake酷睿Ultra处理器将首次使用Intel 4制造工艺,也就是之前的7nm,但是Intel认为它能达到4nm级别的水平,所以改了名字。
    的头像 发表于 08-01 09:41 617次阅读

    电池保护IC是多少纳米工艺 锂电池保护板工作原理及应用案例

    电池保护IC(Integrated Circuit)的纳米工艺并没有固定的规定或标准。电池保护IC的制造工艺通常与集成电路制造工艺一样,采用从较大的微米级工艺(如180
    发表于 07-11 15:42 1358次阅读
    电池保护IC是多少纳米<b class='flag-5'>工艺</b> 锂电池保护板工作原理及应用案例

    台积电的3nm工艺价格为每片19150美元

    尽管英特尔的第14代酷睿尚未发布,但第15代酷睿(代号Arrow Lake)已经曝光。新的酷睿系列产品将改为酷睿Ultra系列,并使用台积电的3nm工艺,预计会有显著的性能提升。
    的头像 发表于 06-20 17:48 1193次阅读

    Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示

    3nm 时代来临了!Cadence 在 2023 年 TSMC 北美技术研讨会期间发布了面向台积电 3nm 工艺(N3E)的 112G 超长距离(112G-ELR)SerDes IP 展示,这是
    发表于 05-19 16:25 807次阅读
    Cadence 发布面向 TSMC 3<b class='flag-5'>nm</b> <b class='flag-5'>工艺</b>的 112G-ELR SerDes IP 展示

    505nm、785nm、808nm、940nm激光二极管TO56 封装、 500mW 100mw

    1300NM 金属封装工艺是指采用金属外壳作为封装壳体或底座,在其内部安装芯片或基板并进行键合连接,外引线通过金属-玻璃(或陶瓷)组装工艺穿过金属外壳,将内部元件的功能引出、外部电源信号等输人的一种电子
    发表于 05-09 11:23