0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技物理验证解决方案在9小时内完成了超130亿个晶体管验证

工程师 来源:新思科技 作者:新思科技 2020-09-16 15:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

IC Validator 上云可在9小时完成130亿个晶体管GPU物理验证

重点

● 云优化IC Validator可在约4000个AMD EPYC™核上扩展物理验证,以提供夜间全芯片DRC运行时间

● 独特的弹性CPU管理让计算资源得到最优利用

● 参考设置让用户能够了解如何在Microsoft Azure云平台上运行IC Validator

新思科技(Synopsys)近日宣布,其在Microsoft Azure上运行的IC Validator物理验证解决方案在不到9小时的时间内,完成了对AMD Radeon™ Pro VII GPU(包括超过130亿个晶体管)的验证。此次验证由使用第二代AMD EPYC™处理器的Azure HBv2虚拟机提供支持。

IC Validator利用独特的弹性CPU管理技术,可节约高达40%的计算资源,实现了更低的云端成本,并确保了其他关键作业在流片期间的资源可用性。

“在AMD,及时完成产品部署对我们提供领先的高性能计算产品这一目标至关重要。基于AMD EPYC处理器的Azure HBv2虚拟机非常适合高性能工作负载,我们很高兴新思科技使用这些虚拟机,为其IC Validator解决方案提供支持,从而帮助客户在短时间内完成芯片设计并进行硬件验证。”

—— Mydung Pham

芯片设计工程企业副总裁

AMD

“芯片设计规格和复杂性不断提升,促使业界对计算基础架构进行重新思考。按时实现晶体管数量呈指数级增长的芯片流片,是行业的当务之急。Azure通过EDA优化、可扩展的云基础设施,使芯片设计团队能够以安全、经济高效的方式实现这一目标。”

—— Mujtaba Hamid

Azure芯片、电子及游戏业务产品主管

Microsoft

IC Validator是一款全面且高度可扩展的物理验证解决方案,包含DRC、LVS、可编程电学特性规则检查(PERC)、虚拟金属填充以及可制造性设计增强功能, 能够通过使用智能内存负载分配和平衡技术,实现主流硬件的最大利用率。同时IC Validator使用多台机器的多线程和分布式处理,具有可扩展至数千个CPU的优势。

“无论是在本地环境还是在云环境中,我们都致力于为客户提供最快的物理签核解决方案。客户在基于AMD EPYC处理器的Microsoft Azure云平台上,采用业界最快的物理验证解决方案IC Validator,能够实现以快速周转时间签核芯片,同时优化利用计算资源。”

—— Raja Tabet

芯片设计集团高级副总裁

新思科技

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54425

    浏览量

    469323
  • gpu
    gpu
    +关注

    关注

    28

    文章

    5271

    浏览量

    136069
  • DRC
    DRC
    +关注

    关注

    2

    文章

    157

    浏览量

    38328
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    影响晶体管饱和电流的各项因素

    芯片性能的比拼中,有一参数几乎成了晶体管速度的代名词——饱和电流(IdSAT)。它衡量的是晶体管完全导通时,从漏极流向源极的最大电流。I
    的头像 发表于 04-21 10:24 138次阅读
    影响<b class='flag-5'>晶体管</b>饱和电流的各项因素

    思科技2026 HAV硬件加速验证技术开放日深圳站圆满落幕

    4 月 2 日,新思科技 2026 硬件加速验证(HAV)技术开放日深圳湾畔盛大举行。作为新思科技 HAV 技术开放日全国巡回活动的首站,本次活动汇聚了来自新
    的头像 发表于 04-14 11:37 292次阅读

    台阶仪薄膜晶体管的应用 | 精准表征有源层厚度均匀性

    薄膜晶体管(TFT)的研发与性能优化中,有源层(即半导体沟道层)的厚度是决定器件电学特性(如阈值电压、开关比、迁移率)的核心参数之一。本文聚焦于互补型薄膜晶体管(CTFT)的工艺优化,系统探究了P
    的头像 发表于 04-03 18:01 113次阅读
    台阶仪<b class='flag-5'>在</b>薄膜<b class='flag-5'>晶体管</b>的应用 | 精准表征有源层厚度均匀性

    思科技发布全新软件定义硬件辅助验证解决方案

    日益增长的需求。凭借新思科技 HAV 平台独特的软件定义能力驱动,HAV 平台设计复杂度叠加、上市周期日益紧迫的背景下,为验证全球最复杂的 Multi-Die 与 AI 芯片,性能
    的头像 发表于 03-17 17:17 662次阅读

    揭秘芯片测试:如何验证数十亿晶体管

    微观世界的“体检”难题在一枚比指甲盖还小的芯片中,集成了数十亿甚至上百亿晶体管,例如NVIDIA的H100GPU包含800亿
    的头像 发表于 03-06 10:03 357次阅读
    揭秘芯片测试:如何<b class='flag-5'>验证</b>数十亿<b class='flag-5'>个</b><b class='flag-5'>晶体管</b>

    爱立信与Ooredoo Qatar成功完成Automated Energy Saver概念验证

    爱立信与Ooredoo Qatar近日成功完成Automated Energy Saver功能概念验证(PoC),展示了爱立信5G Advanced Energy Efficiency and Management爱立信软件解决方案
    的头像 发表于 12-22 13:41 4518次阅读

    瞄准1亿IOPS:下一代AI存储的“性能验证”如何不拖后腿?

    SK海力士与英伟达合作研发1亿IOPS AI存储,凸显现有验证体系滞后风险,性能验证权向测试系统转移。面临测试通道代际鸿沟、信号完整性挑战、负载现实失真、量产时效与散热难题。解决方案
    的头像 发表于 12-12 16:25 654次阅读

    MUN5136数字晶体管技术解析与应用指南

    onsemi MUN5136数字晶体管旨在取代单个器件及其外部电阻偏置网络。这些数字晶体管包含一晶体管和一单片偏置网络,单片偏置网络由两
    的头像 发表于 11-24 16:27 951次阅读
    MUN5136数字<b class='flag-5'>晶体管</b>技术解析与应用指南

    华为阿根廷完成拉美首次5G-A双路径性能验证

    日,华为阿根廷首都布宜诺斯艾利斯市,于实验室及商用站点上,同时完成了Sub 3.5G 3CC CA,和毫米波+C-band CA两种5G-A eMBB场景的性能验证,分别达成了单用户
    的头像 发表于 11-14 16:33 1555次阅读

    多值电场型电压选择晶体管结构

    的电压大于外加电场时,PN结才会有电流通过。当第一PN结与第二PN结外加电压都是同一值时,由于两PN结的限制作用,只允许大小等于PN结外加电压的电压值导通。 本
    发表于 09-15 15:31

    晶体管架构的演变过程

    芯片制程从微米级进入2纳米时代,晶体管架构经历了从 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化,更是一次次对物理极限的挑战。从平面晶体管到MBCFET,每一次架构演进到底解决了哪些
    的头像 发表于 07-08 16:28 2515次阅读
    <b class='flag-5'>晶体管</b>架构的演变过程

    下一代高速芯片晶体管解制造问题解决了!

    允许两晶体管容纳晶体管的面积,同时提升性能并降低功耗。然而,CFET 的生产难度极高,
    发表于 06-20 10:40

    鳍式场效应晶体管的原理和优势

    自半导体晶体管问世以来,集成电路技术便在摩尔定律的指引下迅猛发展。摩尔定律预言,单位面积上的晶体管数量每两年翻一番,而这一进步在过去几十年里得到了充分验证
    的头像 发表于 06-03 18:24 2346次阅读
    鳍式场效应<b class='flag-5'>晶体管</b>的原理和优势

    无结场效应晶体管详解

    当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两背靠背的PN 结,MOSFET也是如此。结型场效应晶体管(JFET) 垂直于沟道方向有一 PN
    的头像 发表于 05-16 17:32 1630次阅读
    无结场效应<b class='flag-5'>晶体管</b>详解

    思科技硬件加速验证技术日即将来袭

    AI、HPC、智能汽车高速迭代的驱动下,全球半导体行业正面临千亿门级芯片设计复杂度与上亿行代码级系统验证的双重压力。如何加快从芯片到系统的全面验证与实现,已成为定义下一代芯片创新的核
    的头像 发表于 05-08 10:09 952次阅读