0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

利用EDA技术进行阵列乘法器设计的实例

我快闭嘴 来源:万方数据 作者:陈媛 黄贤英 2020-09-16 13:45 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

引言

“计算机组成原理”是计算机科学与工程技术类专业的一门核心课程,是学习计算机硬件系统的关键课程。本课程以计算机组成结构为中心阐述基本概念和原理,具体介绍了计算机硬件系统中各大部件的组成原理、逻辑实现、设计方法及互连构成整机的技术。提高该课程的实验教学水平,对于学生加深对课程的理解,培养学生设计能力和创新能力具有重要的意义。

随着电子技术的不断发展,数字系统的设计方法也在不断地进步,传统的手工设计过程已经被先进的EDA工具所替代。计算机作为一个典型的复杂数字系统,其设计方法发生了根本性的变革,因此应用EDA技术是计算机组成原理课程实验改革的方向。

目前高校开展本课程实验教学的方法有2种:一种方法是利用现有的计算机组成原理实验仪,该实验仪已将CPU的各个组成部件全部做好,学生只需按书中要求拨动相应开关就能完成实验,这种方法的缺点是不利于学生的理解,局限性较大,器件的品种、数量扩展困难,学生的设计难以突破实验箱的限制;另一种方法是应用EDA技术进行实验,利用软件生产商提供的ispDesign-EXPERT等软件工具进行模拟仿真,并通过可编程器件及相应硬件资源来直观地观察实验结果,加深对理论的理解。实践证明:基于EDA技术的实验教学,在巩固学生计算机组成原理课程理论的学习,熟悉CPU各个功能部件的工作情况,促进学生的感性认识,培养学生计算机应用能力和创新能力等方面起了积极的作用。

1、实施方案

计算机组成原理课程实践教学包含课程实验(18学时)和课程设计实验(一周)2个环节,其中课程实验主要验证计算机各部件组成和功能,课程设计实验主要完成计算机整机设计。课程实验内容包括:①运算器组成实验;②乘法器设计实验;③半导体存储器实验;④数据传送实验;⑤微程序控制器设计实验;⑥组合逻辑控制器实验;⑦并行接口实验;⑧程序中断实验。

课程设计为一个综合性的实验,实验内容是完成模型计算机的设计和EDA实现。课程设计的目标由简单到复杂分为4个阶段,学生可根据进展情况完成不同难度的设计。第1阶段完成基本模型机设计与实现;第2阶段增加移位控制指令,设计移位运算电路;第3阶段设计一个具有较完整指令系统的模型机,该模型机的指令系统包括算术逻辑指令、访存指令、转移控制指令、v0指令和停机指令,寻址方式包括立即寻址、直接寻址、间接寻址和相对寻址;第4阶段设计一个带接口的模型机,实现中断功能和访问并口、串口功能。

2、实验环境

本课程实验硬件环境为:PC一386以上微机、西安唐都科教仪器公司的TDN一CM++计算机组成原理实验台;软件环境为:WINDOWS操作系统、TDN一CM++计算机组成原理实验软件CMPP和ispDesigoMERT软件。PC机用于与实验台联机实时调试,利用实验软件提供图形调试功能,动态实时显示模型计算机各部件之间的数据传输以及各部件和总线上的所有信息。

本实验系统中使用的大规模可编程逻辑器件是Lattice公司的ispIS11032芯片。isp是指芯片具有“在系统可编程功能”,这种功能可随时对系统进行逻辑重构和修改。

对ispISI1032芯片的逻辑系统设计是通过使用硬件描述语言或原理图输人来实现的,硬件描述语言有ABEL,VHDL等多种语言。

实验系统中采用ispDesigaEXPERT软件来对可编程逻辑器件ispIS11032进行编程设计实现。ispDesignEXPERT可采用原理图或硬件描述语言或这2种方法的混合输人共3种方式来进行设计输人,并能对所设计的数字电子系统进行功能仿真和时序仿真,其编译器是软件所需要的熔丝图文件。该软件支持所有Lattice公司的ispLsI器件。

3、利用EDA技术进行实验的步骤

采用ispDesiglEXPERT软件来对可编程逻辑器件进行编程设计实现所需的数字系统功能一般要经过如下步骤。①建立新工程;②输人原理图或硬件描述语言进行设计;③对源程序进行编译;④连接下载电缆;⑤将生成的JED文件下载到可编程逻辑器件中;⑥连接实验电路;⑦在实验板上验证所设计系统的逻辑功能。

4、利用EDA技术进行阵列乘法器设计的实例

实验要求用ispIS11032芯片来实现一个4x4位乘法器。4x4位乘法器设计原理见图1。

利用EDA技术进行阵列乘法器设计的实例

根据上述乘法的逻辑原理用ABEL语言编写功能描述程序。其在ispISI1032芯片中对应的管脚安排如图2所示,验证实验连线图如图3所示。

利用EDA技术进行阵列乘法器设计的实例

利用EDA技术进行阵列乘法器设计的实例

5、结束语

与以往传统的实验方法相比,学生在实验过程中可以把重点放在模型计算机的设计和仿真验,使本课程的实践教学环节更好地达到教学目的。软件设计调试阶段完成后的硬件下载和测试,又使学生能够学习硬件环境下的调试方法。实践表明,新的实验模式激发了学生学习的积极性,加深了对本课程的掌握程度,同时还能够学到先进的设计技术,学生普遍欢迎这种改革。新的实验模式有效地锻炼了学生的设计能力和实践能力,为学生提供了充分的创造空间,收到了传统实验方法难以获得的效果。
责任编辑:tzh

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53530

    浏览量

    458880
  • 计算机
    +关注

    关注

    19

    文章

    7763

    浏览量

    92669
  • eda
    eda
    +关注

    关注

    72

    文章

    3053

    浏览量

    181472
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    E203在基于wallace树+booth编码的乘法器优化后的跑分结果

    和rs2寄存器输入乘法操作数,乘法器进行乘法操作,2th输出乘法结果)。 目前优化后的乘法器输出
    发表于 10-27 07:54

    E203V2长周期乘法器核心booth算法解读

    E203V2乘法器所在模块为e203_exu_alu_muldiv.v,其中包含乘法和除法两大块,这里仅对乘法模块进行解读。 乘法模块首先
    发表于 10-24 09:33

    如何对蜂鸟e203内核乘除法器进行优化

    :对每个流水线阶段中的数据进行部分商和余数的计算和累加操作。 二、优化方案 优化乘法器 为了提高蜂鸟E203的乘法器性能,可以采取以下几个优化方案: 采用更高效的算法:Booth算法虽然可以减少
    发表于 10-24 06:47

    Verilog实现使用Booth编码和Wallace树的定点补码乘法器原理

    周期乘法器乘法器,对于无符号乘法进行一位符号扩展后统一当作有符号数进行运算,因此需要17个迭代周期。为了改良
    发表于 10-23 08:01

    改进wallance树乘法器优化方法

    周期复用加法器的部分积加和算法,我们采用了改进的wallance树结构进行部分积的快速压缩,实现了单周期的乘法计算。 经过时序分析,我们的单周期乘法器时钟频率可以提高至140Hz,对比
    发表于 10-23 06:37

    关于E203内核高性能乘法器优化(一)

    。而采用线性阵列乘法器压缩9个部分积需要7级CSA压缩,消耗7个延时单位,且Wallace树形乘法器消耗的CSA单元数量相对于线性阵列乘法器
    发表于 10-23 06:09

    蜂鸟乘法器设计分享

    蜂鸟的乘法器主体设计在ALU模块的子单元MDV模块中,MDV模块包括乘除法器逻辑设计,它只包含运算控制,但并不包含具体运算,它们都需要将部分积或者部分余数传入数据通路(dpath模块)中,从而实现
    发表于 10-22 08:21

    基4-Booth单周期乘法器的具体设计

    本文主要讲解基4 Booth和wallace数高性能乘法器的设计,同时针对实际情况进行了些许优化。 基4-Booth单周期乘法器设计 针对e203的应用场景,本队考虑了其架构修改所要
    发表于 10-22 08:07

    改进型乘法器结构设计

    的高32位。控制信号控制部分积产生和部分积压缩对操作数和部分积的处理,从而完成乘法器乘法运算。 译码模块对乘法指令进行译码,基4 Booth编码接收控制信号对被乘数和乘数
    发表于 10-22 07:51

    蜂鸟E203乘法器改进

    蜂鸟E203为了节约资源,乘法运算采用循环移位方式计算最终结果,这样的乘法器需要经过较多时钟周期来处理数据,导致处理数据效率较低。为了提高计算效率,这里分享一种基于流水线思想的乘法器,即采用多个
    发表于 10-22 07:28

    蜂鸟E203内核乘法器的优化

    乘法器的优化实现一般从两个方面入手。第一是减少生成的部分积数量,另外就是减少部分积累加的延时。 在开源的E203源码中,32*32乘法器利用radix-4 booth编码产生部分积,每个周期做一次
    发表于 10-22 06:11

    优化boot4的乘法运算周期

    优化电路设计:在电路设计中,优化关键路径和信号传输路线,使用更高速的逻辑单元和存储器元件来降低延迟,从而缩短乘法器的运算周期。 利用流水线技术:使用流水线技术
    发表于 10-21 13:17

    优化boot4乘法器方法

    的数据需要增加管理开销,降低乘法器的性能。使用固定位宽的乘法器可以避免管理开销,提升乘法器的性能。 使用片上存储器:在Boot4乘法器中,数据是通过外部存储器输入到
    发表于 10-21 12:13

    ADL5390 RF矢量乘法器技术手册

    ADL5390矢量乘法器由一对匹配的宽带可变增益放大器组成,二者输出相加,每个放大器具有单独的线性幅度增益控制。如果两个输入RF信号正交,则可以将该矢量乘法器配置为矢量调制器,或将增益控制引脚用作
    的头像 发表于 04-09 10:02 720次阅读
    ADL5390 RF矢量<b class='flag-5'>乘法器</b><b class='flag-5'>技术</b>手册

    ADA-28F00WG乘法器Marki

    ADA-28F00WG是一种高性能的模拟乘法器,能够将两个输入信号(电压或电流)进行乘法运算,并输出其结果。ADA-28F00WG乘法器采用高质量材料制造,并结合了最新的肖特基二极管和
    发表于 02-12 09:25