电路交换的主要特点

1553B 总线控制器是国防电子系统的“中枢神经”，在过去的 50 年中，1553B 总线以其高可靠性、确定性等优点实现了传感器等电子设备的信息共享和传输，并已被广泛应用于国防及工业控制领域，成为联合式国防电子系统的典型代表［1］。

目前，使用最为广泛的是 DDC 公司生产的 BU-65170 系列电路［2-6］。该电路每次上电都需要微处理器对其配置寄存器和存储器进行初始化，对于只需数据采集的简单远程终端系统（RT）来说，增加了系统的设计复杂度、体积、功耗。随着国防电子系统传感器日趋复杂，如何在不改变系统功能的前提下，最大程度地对系统简化便成为首要任务。DDC 据此需求研制出了 1553B SSRT（Simple System Remote Terminal）系列控制电路 BU64703。

1 BU64703 功能特点

BU64703［7］是由美国 DDC 公司开发的一款全 3.3 V 供电，具备完全远程终端（RT）功能，不需要处理器初始化配置，就可以进行远程终端（RT）数据采集的一款 1553B 远程终端控制电路。

BU64703 电路特点如下：（1）全 3.3 V 供电，完整的RT协议逻辑。（2）支持 1553A/B Notice2 协议。（3）内部集成 FIFO 支持消息突发。（4）16 位 DMA 接口。（5）上电自动配置功能。（6）内建自测试功能。可简化 1553B 远程终端 RT（不需要处理器初始化）。（8）时钟 10 MHz、12 MHz、16 MHz 及 20 MHz 可选。（9）封装形式 CQFP80。 BU 64703 电路内部功能框图。

2 硬件设计

目前，1553B 协议电路使用最广泛的是 DDC 公司 BU65170 系列（该电路为 5 V 供电），该电路的初始化工作需要由微处理器完成（主流的微处理器多为 3.3 V 供电），因此主流的 1553B 总线系统架构是：微处理器+译码逻辑电路+电平转换电路+BU65170，系统较复杂。而有些 1553B 远程终端（RT）节点因其体积结构或功能要求，其当前采集的数据不需要在本节点处理，而是转发由总线控制节点（BC）处理。对于这种应用场景，本文提供了一种简化系统的设计。

BU64703 是一款 3.3 V 供电，支持完整 RT 协议，专为简化远程终端（RT）系统设计的一款 1553B 控制电路，其可为 A/D、D/A 等器件直接提供 1553B 总线接口，从而降低终端系统复杂度、重量以及成本。本系统硬件设计方案，BU64703 工作于 16 位 DMA 接口工作模式。

选取了一路 A/D 电路作为本系统的数字信号输入，即经 RT 采集的数据转发给 BC；选取了一路 D/A 作为本系统的数字信号输出，即将 BC 的控制信息传递给 RT。系统硬件主要由 CPLD 复杂可编程逻辑器件 EPM3128ATI100、1553B 总线控制器 BU64703、时钟输入 16 MHz（10/12/16/20MHz 可选），逻辑配置电路、复位控制电路 MAX706 等电路组成。

BU64703 电路 RT 地址总线 RTAD0～RTAD4、RTADP、数据总线 D0～D15、复位控制信号 MSTCLR、自动配置信号 AUTO_CFG、DMA 传输使能信号 DTGRT、非法化信号 ILLEGAL、存储器写信号 MEMWR、存储器输出使能信号 MEMOE、广播模式信号 L_BRO、发送接收信号 T/R、子地址信号 SA4～SA0、数据个数信号 WC/CWC4-0、RT 节点正常信号 RTACVTIVE 和 DMA 握手信号 DTACK 等主要信号以及逻辑配置电路放入 CPLD 器件，TX/RXA 和 TX/RXB 通道与 1553B 总线隔离变压器相连。BU64703 电路其他引脚主要信号配置如表 1 所示。

3 硬件实现

由于 BU64703 不需要处理器配置的特点，其电路的上电初始化、消息“非法化”、消息“忙”以及 BC 端发过来的消息都是通过 CPLD 中的 verilog 逻辑［8-11］实现的，本设计中这些功能的实现如下所述。

3.1 电路上电初始化

上电自动配置模块的配置位，由 DMA 握手模块从 D5～D0 端输入完成设置，选择配置工作状态。上电初始化模块硬件，通过使能自动配置信号 AUTO_CFG、使能DMA数据传输允许信号 DTGRT，将自动化配置位 6‘ b111111 与数据信号 D5～D0 连通。具体实现是将输出 RTACTIVE 和 DTACK 信号做或逻辑，并将该逻辑信号作为自动化配置位 6’ b111111 输入给数据线 D5 ~D0的使能信号，这样就将配置数据6‘ b111111通过 DMA 的方式打入电路内部的配置位，从而实现初始化。

3.2 接收消息“非法化”

判断接受消息是否非法方法如图 3 所示：是通过 BU64703 输出信号 L_BRO、T/R、SA4-SA0、WC/CWC4-0 在 CPLD 地址译码中进行组合逻辑运算完成的。并将运算结果交给 BU64703 的 ILLEGAL 信号从而实现“非法化”设置。

本设计使能两种消息“合法”：（1）BC 到 RT 消息，子地址 1，数据个数为 1 的非广播消息。（2）RT 到 BC 消息，子地址 1，数据字个数为 1 的非广播消息“合法”，其余消息均“非法”。其 CPLD 中的对应的“非法化”逻辑为：ILLEGAL=（（~L_BRO）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0））。

3.3 接收消息“忙”

与接受消息“非法方法类似”，也是通过 BU64703 输出信号 L_BRO、T/R、SA4-SA0、WC/CWC4-0 在 CPLD 地址译码中进行组合逻辑运算完成的。并将运算结果交给 BU64703 的 BUSY 信号从而实现“忙”设置。本设计使能两种“不忙”消息：（1）BC 到 RT 消息，子地址 1，数据个数为 1 的非广播消息。（2）RT 到 BC 消息，子地址 1，数据字个数为 1 的非广播消息“不忙”；剩余消息均“忙”。其对应的逻辑为：BUSY=（（~L_BRO）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0））。

3.4 BC 命令的接收

本设计主要接收两种消息：（1）BC 到 RT，子地址 1，数据字个数 1，其对应的外设是 D/A。（2）RT 到 BC，子地址 1，数据字个数 1，其对应得外设是 A/D。其 D/A 对应 LATCH 的使能信号 D/A_EN 也是由 BU64703 输出信号 L_BRO、T/R、SA4-SA0、WC/CWC4-0 在 CPLD 地址译码中进行组合逻辑运算完成的。

其对应的逻辑为：D/A_EN=（（~L_BRO）&（~T/R）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0））。其 A/D 对应 LATCH 的使能信号 A/D_EN 也类似，对应逻辑为 A/D_EN=（（~L_BRO）&（T/R）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0）） 。

最后，BU64703 的国产化版本 B64703 已由国内科研院所研制成功［12］。B64703 芯片可以与 BU64703 实现 pin-to-pin 替换，经大量测试验证，该芯片完全满足国军标 GJB289A-97［13］ 和国军标 GJB5186 的要求。目前，该电路已经大量应用于我国重点国防型号，实现了对国外同型号器件的替换，从而保证了升级后的简化 1553B 远程终端（RT）系统完全自主可控。

4 结语

本文主要阐述了 BU64703 电路的功能特点，并基于 CPLD 控制器完成远程终端（RT）电路硬件设计实现。该系统外围电路简单，整个系统的集成性高，设计成本低且体积小，满足体积要求较高的应用场合，特别适合只需进行数据采集而不需要进行数据处理的 1553B 总线远程终端（RT）系统。BU64703 的国产化版本电路已经研制成功，标志着升级后的简化 1553B 远程终端（RT）系统完全自主可控。
责任编辑:pj