0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

万众期待的晶圆——首颗单片3D碳纳米管IC问世

5CTi_cirmall 来源:YXQ 2019-07-26 14:03 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

SkyWater科技的晶圆厂生产出第一批可以匹敌先进硅芯片性能的3D纳米管晶圆。

万众期待的晶圆:麻省理工学院助理教授Max Shulaker在DARPA电子复兴倡议峰会上拿出了第一颗晶圆厂生产的单片3D碳纳米管IC。

在政府主办的技术会议上,到处充斥着空洞的、形式主义的掌声,你很少看到大家自发地为某个发言鼓掌。但是,在近日举行的DARPA电子复兴倡议峰会上,人们把真诚的掌声送给了麻省理工学院的助理教授Max Shulaker。Max Shulaker拿着一片3D碳纳米管IC走上舞台,在某种程度上,它标志着DARPA将落后的晶圆厂变得可以生产与世界上最先进的晶圆厂竞争的芯片的计划走出了坚实的一步。

“这个晶圆是上周五刚刚制造出来的,它是晶圆厂生产出来的第一个单片3D IC,”Shulaker在底特律告诉参会的数百名工程师。这个晶圆上包含多颗IC,这种芯片由一层CMOS碳纳米管晶体管和一层RRAM存储器单元组成的复合层叠加组成,这些复合层彼此叠置并通过一种被称为通孔的密集阵列连接器垂直连接在一起。这项由DARPA资助的3D SoC背后的理念是,在同样的工艺下,采用多个碳纳米管+RRAM存储器复合层制造的芯片比现在的7纳米芯片具有50倍的性能优势。这种芯片基于的工艺是2004年时的90纳米平板印刷工艺,以这种工艺取得比现在7纳米还要出色的性能,DARPA的这个计划不可不谓雄心勃勃。

这个项目刚刚运行了一年左右的时间,DARPA希望在持续运行三年半之后,就可以生产出带有5000万逻辑门电路、4G字节非易失性存储器、每平方毫米存在900万个互联通道的芯片。互联通道之间的传输速度为每秒50太比特,每比特的功率消耗小于两个皮焦耳。

当然,Shulaker这次所展示的东西还达不到这个目标,但是,这是该计划进展过程中的一个重要里程碑。Shulaker表示,“与Skywater科技电工厂和其它合作伙伴一道,我们在如何制造这种3D芯片上进行了彻底的革命,并把这一个仅仅只能在我们的学术实验室里有效的技术成功地转化为可以在美国的商业晶圆厂中实施的技术。”

和当今主流的2D芯片相比,这项技术潜在优势的关键在于,它能够将多层CMOS逻辑和非易失性存储器堆叠在一起,并将这些层链接在一起,3DSoC团队将这种方式成为“阶层”,这种垂直连接方式实现的封装密集性比其它任何3D技术都要高出几个数量级。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶圆
    +关注

    关注

    53

    文章

    5481

    浏览量

    132928
  • 硅芯片
    +关注

    关注

    0

    文章

    93

    浏览量

    17702

原文标题:颠覆世界半导体产业:3D纳米管晶圆问世

文章出处:【微信号:cirmall,微信公众号:电路设计技能】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    先进制程的“钻石”,从控厚度开始?

    随着半导体制程不断迈向3nm、2nm的先进节点,的加工精度要求已经到了微米级甚至纳米级。一片合格的
    的头像 发表于 04-29 17:53 200次阅读
    先进制程的“钻石”<b class='flag-5'>晶</b><b class='flag-5'>圆</b>,从<b class='flag-5'>管</b>控厚度开始?

    3D NAND中的Channel Hole工艺介绍

    Channel Hole(沟道通孔)是3D NAND闪存制造中的核心工艺步骤。它是指在垂直堆叠的多层栅极或介质层中,刻蚀出贯穿整个堆叠结构的细长通孔。这些通孔从顶层延伸至底层,垂直于表面,穿过上百层存储单元。
    的头像 发表于 04-14 11:43 516次阅读
    <b class='flag-5'>3D</b> NAND中的Channel Hole工艺介绍

    表面的纳米级缺陷光学3D轮廓测量-3D白光干涉仪

    失真、薄膜沉积不均,进而引发器件漏电、功能失效。传统二维测量方法难以精准捕捉纳米级缺陷的三维轮廓特征,无法满足先进制程的严苛质量控需求。3D
    的头像 发表于 02-11 10:11 339次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>表面的<b class='flag-5'>纳米</b>级缺陷光学<b class='flag-5'>3D</b>轮廓测量-<b class='flag-5'>3D</b>白光干涉仪

    3D IC设计中的信号完整性与电源完整性分析

    对更高性能和更强功能的不懈追求,推动半导体行业经历了多个变革时代。最新的转变是从传统的单片SoC转向异构集成先进封装IC,包括3D IC。这项新兴技术有望助力半导体公司延续摩尔定律。
    的头像 发表于 02-03 08:13 1.3w次阅读
    <b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计中的信号完整性与电源完整性分析

    2D材料3D集成实现光电储备池计算

    先进材料与三维集成技术的结合为边缘计算应用带来了新的可能性。本文探讨研究人员如何通过单片3D集成方式将硒化铟光电探测器与二硫化钼忆阻晶体结合,实现传感器与计算单元之间物理距离小于50纳米
    的头像 发表于 02-02 15:58 601次阅读
    2<b class='flag-5'>D</b>材料<b class='flag-5'>3D</b>集成实现光电储备池计算

    纳米压印的光栅图形形貌3D测量-3D白光干涉仪应用

    形貌参数,直接决定其光学衍射效率、偏振特性等核心性能,需实现纳米级精度的全面表征。3D白光干涉仪凭借非接触测量、纳米级分辨率及全域三维形貌重建能力,可精准捕捉光栅微观形貌特征,为纳米
    的头像 发表于 01-22 17:06 744次阅读
    <b class='flag-5'>纳米</b>压印的光栅图形形貌<b class='flag-5'>3D</b>测量-<b class='flag-5'>3D</b>白光干涉仪应用

    简单认识3D SOI集成电路技术

    在半导体技术迈向“后摩尔时代”的进程中,3D集成电路(3D IC)凭借垂直堆叠架构突破平面缩放限制,成为提升性能与功能密度的核心路径。
    的头像 发表于 12-26 15:22 1103次阅读
    简单认识<b class='flag-5'>3D</b> SOI集成电路技术

    一文掌握3D IC设计中的多物理场效应

    EDA半导体行业正处在一个关键转折点,摩尔定律的极限推动着向三维集成电路(3D IC)技术的转型。通过垂直集成多个芯粒,3D IC 在性能、功能性和能效方面实现了进步。然而,堆叠芯片引
    的头像 发表于 12-19 09:12 810次阅读
    一文掌握<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计中的多物理场效应

    制造的纳米战场:决胜于湿法工艺的精准掌控!# 半导体#

    华林科纳半导体设备制造
    发布于 :2025年11月01日 11:25:54

    白光干涉仪在深腐蚀沟槽的 3D 轮廓测量

    摘要:本文研究白光干涉仪在深腐蚀沟槽 3D 轮廓测量中的应用,分析其工作原理及适配深腐蚀沟槽特征的技术优势,通过实际案例验证测量精度,为
    的头像 发表于 10-30 14:22 643次阅读
    白光干涉仪在<b class='flag-5'>晶</b><b class='flag-5'>圆</b>深腐蚀沟槽的 <b class='flag-5'>3D</b> 轮廓测量

    三维集成电路与3D集成介绍

    微电子技术的演进始终围绕微型化、高效性、集成度与低成本四大核心驱动力展开,封装技术亦随之从传统TSOP、CSP、WLP逐步迈向系统级集成的PoP、SiP及3D IC方向,最终目标是在最小面积内实现系统功能的最大化。
    的头像 发表于 10-21 17:38 2365次阅读
    三维集成电路与<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>3D</b>集成介绍

    白光干涉仪在肖特基二极的深沟槽 3D 轮廓测量

    摘要:本文研究白光干涉仪在肖特基二极深沟槽 3D 轮廓测量中的应用,分析其工作原理及适配深沟槽结构的技术优势,通过实际案例验证其测量精度,为肖特基二极
    的头像 发表于 10-20 11:13 623次阅读
    白光干涉仪在肖特基二极<b class='flag-5'>管</b><b class='flag-5'>晶</b><b class='flag-5'>圆</b>的深沟槽 <b class='flag-5'>3D</b> 轮廓测量

    【海翔科技】玻璃 TTV 厚度对 3D 集成封装可靠性的影响评估

    一、引言 随着半导体技术向小型化、高性能化发展,3D 集成封装技术凭借其能有效提高芯片集成度、缩短信号传输距离等优势,成为行业发展的重要方向 。玻璃因其良好的光学透明性、化学稳定性及机械强度
    的头像 发表于 10-14 15:24 702次阅读
    【海翔科技】玻璃<b class='flag-5'>晶</b><b class='flag-5'>圆</b> TTV 厚度对 <b class='flag-5'>3D</b> 集成封装可靠性的影响评估

    半导体抛光有哪些技术挑战

    以下,表面需达到亚纳米级的平整度(如RMS 微观结构区域的均匀去除:在三维集成电路(如FinFET晶体3D NAND闪存)中,不同材
    的头像 发表于 10-13 10:37 1085次阅读

    基于纳米流体强化的切割液性能提升与 TTV 均匀性控制

    摘要:本文围绕基于纳米流体强化的切割液性能提升及对 TTV 均匀性的控制展开研究。探讨纳米流体强化切割液在冷却、润滑、排屑等性能方面的提升机制,分析其对
    的头像 发表于 07-25 10:12 737次阅读
    基于<b class='flag-5'>纳米</b>流体强化的切割液性能提升与<b class='flag-5'>晶</b><b class='flag-5'>圆</b> TTV 均匀性控制