如何挑选一个高速ADC

　　高速ADC的性能特性对整个信号处理链路的设计影响巨大。系统设计师在考虑ADC对基带影响的同时，还必须考虑对射频(RF)和数字电路系统的影响。由于ADC位于模拟和数字区域之间，评价和选择的责任常常落在系统设计师身上，而系统设计师并不都是ADC专家。

　　还有一些重要因素用户在最初选择高性能ADC时常常忽视。他们可能要等到最初设计样机将要完成时才能知道所有系统级结果，而此时已不太可能再选择另外的ADC。

　　影响很多无线通信系统的重要因素之一就是低输入信号电平时的失真度。大多数无线传输到达ADC的信号电平远低于满标度输入范围。为确保多路传输信号的功率同时汇集到ADC输入时不发生压缩，信号链路的前端增益被设计成稍微低于ADC的满标度范围。然而，几乎所有高速ADC都保证其SFDR性能在输入电平从满标度的 -1dB。此外，大多数数据表都有宽输入幅度范围内典型的SFDR图。用户应该仔细观察该曲线，核实运行是否稳定和是否可预知。低输入幅度上存在任何大步进或锯齿特性都表明ADC转移函数中的系统非线性。由于转移函数线性度和低输入电平失真密切相关，对最大积分非线性(INL)有严格保证的ADC在低输入幅度上一般会有更稳定的失真性能。

　　选择对INL、差分非线性(DNL)、SNR和SFDR等所有关键性能规格具保证最小或最大值限制的ADC是非常重要。这些规格在应用的整个工作温度范围内应该得到保证。用户特别需要留意这些关键参数是否仅在小温度范围内或室温下才能保证。高速ADC内部的精确运算放大器和快速比较器如果设计得不够坚固，它们在温度变化时可能会发生很大的变化。选择没有宽温度范围内保证限制的ADC会给设计带来不必要的风险。

　　解决方案的尺寸要求也很关键，因为都市基站设计的PCB面积非常有限。由于使用QFN等小型扁平IC封装缩减小了ADC本身的面积，总体解决方案面积实际上可能大得多。仔细察看所推荐的电路会发现很多高速ADC都需要大量电容值很大的电容器(如10μF)，这些电容器比ADC占用的PCB面积大得多。由于存在封装连接线寄生电感，很多高速ADC需要此类大外部电容器旁路电源和内部基准电路系统。要在最终产品中实现小体积，就要求ADC不仅采用小型封装，而且还要使这些大的外部旁路电容器尺寸和数量最小化。

　　技术趋势

　　除了新颖的电路设计技术，工艺的进步在低功率高速ADC的开发中同样重要。特别值得一提的是，由于数字技术最初的驱使，硅技术工艺不断调整，采用CMOS工艺制造的ADC也因此受益匪浅。

　　就模拟电路设计而言，CMOS工艺调整的关键优势在于更低的功率和更高的速度运作。与仅消耗动态功率的传统数字CMOS电路不同，ADC消耗的大部分功率都是静态电流用来偏置放大器和比较器等模拟电路引起的。对给定的模拟偏置电流，更短的通道长度(L)工艺为晶体管提供更高的跨导(gm)，这是器件性能的一个关键衡量指标。更小的晶体管尺寸也使器件的寄生电容更小。在高速ADC的每一种流水线级上，精确运算放大器等关键电路的模拟稳定速度极大程度上由晶体管gm决定。因此，在给定总偏置电流情况下，缩短L会使工作速度更快。另一个好处是，电源电压通常随着L缩短而降低，因此即使模拟偏置电流保持不变，总体功耗也会降低。通过工艺精细程度的调整，ADC设计师可以灵活地在给定功率级别上提高速度或在给定速度时降低功率。

　　然而，模拟电路的工艺调整存在一个严重的缺点。由于降低了电源电压，ADC的满标度输入范围也必须降低，以便为运算放大器等模拟电路系统提供足够的电压空间。更小的输入范围导致更低的信号功率，SNR会随着工艺调整而下降。低功率、高性能设计方案的挑战还在于降低ADC产生的噪声，以保持足够的信噪比。