异性材料的集成化技术

东京大学的高木信一就在硅上集成Ge和InGaAs的技术，介绍了他的实验成果。高木信一就Ge介绍说，从通过氧化浓缩法制作GOI（Geoninsulator）底板开始，在MOSFET中通过pMOS和nMOS均可获得超过硅的载流子迁移率等。关于III-V族化合物半导体方面，采用基于选择外延法和贴合法的InGaAsOI（InGaAsoninsulator）底板制作技术和多种表面钝化技术，获得了良好的MOS界面。高木信一指出，InGaAs拥有的较高电子迁移率现象，在MOS元件上也可以再现。

　　虽然全球都在积极研究III-V半导体的MOS元件，不过其大多数都采用了可以进行晶格匹配的结晶上的异质外延层。而像上述演讲中提到的那样，从InGaAsOI底板的制作到元件制作以及评测全部连贯进行的先例还没有，所以受到了与会者的热切关注。

　　此外，美国IBM、***台积电的比利时研究所以及意法半导体（ST）分别就III-V族半导体元件集成化的可行性发表了讲演。

　　IBM介绍了InAs以及InGaAsMOSFET的构造、工艺和性能。虽然通过MOS界面的改善可以获得较高的性能，不过即便按照研究水平，微细化在栅极长度方面也不到100nm,周边技术尚不成熟，与硅相比还存在许多课题。另外还指出，要想发挥III-V族的特点，不仅是逻辑LSI,RF和光布线等的集成化在未来发展方向上也是很重要的。

　　台积电的比利时研究所认为通过与硅相同的指标（Ion-Ioff特性、S值以及DIBL等）来评价尚处于发展阶段的材料并不恰当，提出了根据Q-factor（Q=gm/S）进行比较的方案。并指出，如果采用该指标的话，最新的III-V族元件性能将与硅尖端元件为同一水平。另外，考虑到III-V族集成的实用化还是将来的事情，将Q值（50左右）目标定为目前硅的两倍。

　　与这些发布截然不同的是意法半导体发表的III-V族元件性能理论预测。这是根据使用元件模型进行的计算而估计出来的。在大多数情况下，III-V族元件出色的载流子迁移率会作为优点而被提出来，但另一方面也有不少人指出了有效质量较小导致状态密度较低这一缺点。此次，意法半导体首先就状态密度的低下会导致逆转层厚度的增大、S值的增大以及DIBL的恶化等进行了介绍。考虑到逆变器的工作偏置，意法半导体认为用作逻辑LSI性能指标的导通电流不适合低功耗元件，指出需要通过考虑到DIBL的Ieff（“2002IEDM”上由IBM公司的Na等人提出的指标）进行比较。这样做虽然集成度下降，但如果放宽栅极长度的标度（Scaling），便有望发挥III-V族元件的高速运转性。

　　最后一场演讲是比利时IMEC发布的硅底板上的GaN成长以及其照明元件和功率元件应用的综述。IMEC介绍说，正在采用150~200mm晶圆推进底板技术、工艺技术以及评测技术等的开发。

　　异性材料集成化（HeterogeniousIntegration）技术还存在许多课题，尚未达到对可否实现实用化做出结论的阶段。不过，参加分会的观众对此非常关心，作为集成化技术未来的选项之一，有关讨论近乎肯定会持续下去。