3nm芯片每平方毫米有多少晶体管

3nm工艺，外媒的报道显示，台积电是计划每平方毫米集成2.5亿个晶体管。 作为参考，采用台积电7nmEUV工艺的麒麟9905G尺寸113.31mm2，晶体管密度103亿，平均下来是0.9亿/mm2，3nm工艺晶体管密度是7nm的3.6倍。这个密度形象化比喻一下，就是将奔腾4处理器缩小到

台积电的5nm芯片每平方毫米约有1.73亿个晶体管，三星的5nm芯片每平方毫米约有1.27亿个晶体管。这样对比来看，IBM 2nm晶体管密度达到了台积电5nm的2倍。

3nm芯片是2020年台积电刚刚生产出来的目前最为先进的芯片，它对信息化产业、通讯产业具有战略意义。那么这款3nm芯片什么时候实现量产呢？他又有多少个晶体管呢？

日前，三星放出了将在6月30日正式量产3nm芯片的消息，今天上午，三星官方宣布已经开始了3nm工艺芯片的量产。 三星官方称，其采用了GAA晶体管的3nm工艺芯片已经在韩国华城工厂开始量产。 现在全球

？2nm芯片何时量产呢？ 据了解，IBM所研制的这颗2nm芯片仅有人的指甲大，但是其内部包含着高达500亿个晶体管，平均每平方毫米内包含着3.3亿个晶体管，而苹果著名的A15处理器采用了台积电N5工艺，其内部每平方毫米有1.7亿个晶体管，这样一对比

IBM的2nm制程芯片采用的是什么技术？IBM 2nm制程芯片采用GAA环绕栅极晶体管技术，晶体管密度可达5nm两倍，每平方毫米容纳3.3亿个晶体管，2nm芯片将计算速度要提高45%，能源效率更是提高75%，电池续航时间提升至之前的4倍。

前两代M1和M2系列芯片均采用5nm制程工艺，而M3系列芯片的发布，标志着苹果Mac电脑正式进入3nm时代。 3nm利用先进的EUV（极紫外光刻）技术，可制造极小的晶体管，一根头发的横截面就能容纳两百万个晶体管。苹果用这些晶体管来优化新款芯片的每个组件。

IBM于2021年完成了2纳米技术的突破。据预计，IBM 2nm工艺或能在每平方毫米芯片上集成3.33亿个晶体管。

近日，台积电正式披露了其最新3nm工艺的细节详情，其晶体管密度达到了破天荒的2.5亿/mm²！

平方毫米，密度为1.34亿个晶体管/平方毫米。 作为对比，上代A13使用的是台积电7nm工艺，集成85亿个晶体管，内核面积94.48平方毫米，密度为8997万个晶体管/平方毫米。更早的A12也是台积电7nm工艺，集成69亿个晶体管，内核面积83.27平方毫米，密度为8286万个晶体管/平方毫米。 根据

近日，有台媒对比了半导体工艺10nm及以下制程的技术指标演进对比图，其中技术指标主要是看晶体管密度，也就是每平方毫米的晶体管数量。由于目前仅有Intel、台积电、三星等少数几家厂商掌握了10nm以下

之前看到了IBM研制出2nm芯片的那条新闻。 确实，IBM已经研制出了世界上第一颗2nm芯片。IBM公司表示，他们研制的这颗芯片中最小单元甚至要比DNA单链还要小，芯片内部每平方毫米拥有者3.3亿个晶体管，整个芯片大小差不多和指甲盖一样大，共有500亿个晶体管

IBM Research在其纽约奥尔巴尼技术中心宣布其突破性的2nm技术的消息。 据IBM官方表示，核心指标方面，IBM称该2nm芯片的晶体管密度（MTr/mm2，每平方毫米多少百万颗晶体管）为

之前我们就见识过Cerebras Systems打造的世界最大芯片WSE，拥有46225平方毫米面积、1.2万亿个晶体管、40万个AI核心、18GB SRAM缓存……并得到了美国能源部的青睐和部署。

近日，台积电正式披露了其最新3nm工艺的细节详情，其晶体管密度达到了破天荒的2.5亿/mm²！

MBCFET 工艺使用纳米片构造晶体管，三星已经为 MBCFET 注册了商标。三星表示，这两种方式都可以实现 3nm，但取

在 2nm 和3nm，领先的代工厂及其客户最终将迁移到称为纳米片 FET 的 GAA 晶体管类型。GAA FET 以比 finFET 更低的功率提供更高的性能，但它们的设计和制造成本更高。

采用了GAA晶体管，芯片整体尺寸得到了缩减，性能和功耗方面也比上一代芯片优化了不少，并且三星已经在着手于第二代3nm芯片技术的研发了，相较之下，台积电的3nm芯片目前还没有量产的消息，而且台积电的3nm芯片还是会采用FinFET晶体管，因此目前来

每平方毫米3.3 亿个。而台积电和三星的7纳米芯片容纳的晶体管数量大约在每平方毫米9，000万个;三星的5LPE为1.3亿个;台积电的5纳米芯片则是1.7亿个。 IBM 2nm芯片的性能/功耗提升靠

，3nm工艺是今年下半年试产，2022年正式量产。 与三星在3nm节点激进选择GAA环绕栅极晶体管工艺不同，台积电的第一代3nm工艺比较保守，依然使用FinFET晶体管。 与5nm工艺相比，台积电3nm工艺的晶体管密度提升70%，速度提升11%，或者功耗降低27%。 不论是5nm还是3nm工

而在台积电3nm量产之前，三星已经在今年6月30日宣布，其采用全环绕栅极晶体管架构的3nm制程工艺，在当日开始初步生产芯片，据外媒报道，三星电子采用3nm工艺代工的首批芯片，定于7月25日出货。台积电、三星的3nm之争似乎已经拉开帷幕。

M3芯片的晶体管数量根据不同的版本有所差异。具体来说，标准版的M3芯片拥有250亿个晶体管，这一数量相比前代产品M2有了显著的提升，使得M3芯片在性能上有了更出色的表现。

三星基于GAA晶体管的3nm工艺良率远低于预期，三星电子3nm制程工艺的良品率，才到10%-20%，远不及公司期望的目标。

我们说的2nm和3nm，是从芯片的制造工艺方面来定义的。先进的5纳米工艺芯片，每个晶体管只有20个硅原子的大小，一块芯片上，有100亿到200亿个的这种晶体管，一个头发丝的截面，就有100多万个原件！

芯片上集成晶体管的方法有很多，其中最常用的是封装技术，即将晶体管封装在芯片上，使其成为一个整体，从而实现晶体管的集成。另外，还可以使用芯片上的晶体管模块，将晶体管模块连接到芯片上，从而实现晶体管的集成。

目前全球最先进的半导体工艺已经进入 7nm，下一步还要进入 5nm、3nm 节点，制造难度越来越大，其中晶体管结构的限制至关重要，未来的工艺需要新型晶体管。

nm指的是纳米，2nm、3nm就是2纳米和3纳米，而建2nm及3nm厂指的就是建造一座制造2纳米芯片和3纳米芯片的工厂！