台积电正式披露3nm工艺最新细节 晶体管密度达到2.5亿/mm²
近日，台积电正式披露了其最新3nm工艺的细节详情，其晶体管密度达到了破天荒的2.5亿/mm²！
作为参考，采用台积电7nm EUV工艺的麒麟990 5G尺寸113.31mm²，晶体管密度103亿，平均下来是0.9亿/mm²，3nm工艺晶体管密度是7nm的3.6倍。这个密度形象化比喻一下，就是将奔腾4处理器缩小到针头大小。
性能提升上，台积电5nm较7nm性能提升15%，能耗提升30%，而3nm较5nm性能提升7%，能耗提升15%。
此外台积电还表示，3nm工艺研发符合预期，并没有受到疫情影响，预计在2021年进入风险试产阶段，2022年下半年量产。
工艺上，台积电评估多种选择后认为现行的FinFET工艺在成本及能效上更佳，所以3nm首发依然会是FinFET晶体管技术。
但台积电老对手三星则押宝3nm节点翻身，所以进度及技术选择都很激进，将会淘汰FinFET晶体管直接使用GAA环绕栅极晶体管。
责任编辑：wv
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
台积电
+关注
关注
43文章
5264浏览量
164784 -
晶体管
+关注
关注
76文章
9040浏览量
135139 -
FinFET
+关注
关注
10文章
247浏览量
89689
发布评论请先 登录
相关推荐
晶体管Ⅴbe扩散现象是什么？
晶体管并联时，当需要非常大的电流时，可以将几个晶体管并联使用。因为存在VBE扩散现象，有必要在每一个晶体管的发射极上串联一个小电阻。电阻R用以保证流过每个晶体管的电流近似相同。电阻值R
发表于 01-26 23:07
晶体管和场效应管的本质问题理解
三极管功率会先上升后下降，因为电压降在下降而电流在上升。功率最大点在中间位置。
3、当基射极电流增大到一定水平，集射极电压降低到不能再降的程度时，晶体管进入饱和，此时无论基射极电流如何增大，集射极电流也
发表于 01-18 16:34
台积电3nm工艺预计2024年产量达80%
据悉，2024年台积电的第二代3nm工艺（称为N3E）有望得到更广泛运用。此前只有苹果有能力订购第一代N3B高端晶圆。经过解决工艺难题及提升产量后，台积电推出经济实惠的3nm版型，吸引
晶体管是怎么做得越来越小的？
上次我的文章解释了所谓的7nm不是真的7nm，是在实际线宽无法大幅缩小的前提下，通过改变晶体管结构的方式缩小晶体管实际尺寸来达到等效线宽的效
将铜互连扩展到2nm的研究
晶体管尺寸在3nm时达到临界点，纳米片FET可能会取代finFET来满足性能、功耗、面积和成本目标。同样，正在评估2nm铜互连的重大架构变化，此举将重新配置向
全球首颗3nm电脑来了！苹果Mac电脑正式进入3nm时代
前两代M1和M2系列芯片均采用5nm制程工艺，而M3系列芯片的发布，标志着苹果Mac电脑正式进入3nm时代。 3nm利用先进的EUV（极紫外光刻）技术，可制造极小的
发表于 11-07 12:39
•326次阅读
三星披露下一代HBM3E内存性能
FinFET立体晶体管技术是Intel 22nm率先引用的，这些年一直是半导体制造工艺的根基，接下来在Intel 20A、台积电2nm、三星3nm
发表于 10-23 11:15
•311次阅读
什么是3nm工艺芯片？3nm工艺芯片意味着什么？
的大部分时间里，用于制造芯片的工艺节点的名称是由晶体管栅极长度的最小特征尺寸（以纳米为单位）或最小线宽来指定的。350nm工艺节点就是一个例子。
发表于 09-19 15:48
•5231次阅读
苹果拒绝为3nm工艺缺陷买单 台积电3nm按良率收费！
根据外媒报道，据称台积电新的3nm制造工艺的次品率约为30%。不过根据独家条款，该公司仅向苹果收取良品芯片的费用！
70%！台积电3nm按良率收费!
8月8日消息，据外媒报道，台积电新的3nm制造工艺的次品率约为30%，但根据独家条款，该公司仅向苹果收取良品芯片的费用！
台积电的3nm工艺价格为每片19150美元
尽管英特尔的第14代酷睿尚未发布，但第15代酷睿（代号Arrow Lake）已经曝光。新的酷睿系列产品将改为酷睿Ultra系列，并使用台积电的3nm工艺，预计会有显著的性能提升。
Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示
Cadence 112G-ELR SerDes IP 系列产品的新成员。在后摩尔时代的趋势下，FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小，进一步采用系统级封装设计（SiP）。通过
发表于 05-19 16:25
•804次阅读
工商网监
评论