近日,台积电正式披露了其最新3nm工艺的细节详情,其晶体管密度达到了破天荒的2.5亿/mm²!
作为参考,采用台积电7nm EUV工艺的麒麟990 5G尺寸113.31mm²,晶体管密度103亿,平均下来是0.9亿/mm²,3nm工艺晶体管密度是7nm的3.6倍。这个密度形象化比喻一下,就是将奔腾4处理器缩小到针头大小。
性能提升上,台积电5nm较7nm性能提升15%,能耗提升30%,而3nm较5nm性能提升7%,能耗提升15%。
此外台积电还表示,3nm工艺研发符合预期,并没有受到疫情影响,预计在2021年进入风险试产阶段,2022年下半年量产。
工艺上,台积电评估多种选择后认为现行的FinFET工艺在成本及能效上更佳,所以3nm首发依然会是FinFET晶体管技术。
但台积电老对手三星则押宝3nm节点翻身,所以进度及技术选择都很激进,将会淘汰FinFET晶体管直接使用GAA环绕栅极晶体管。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
台积电
+关注
关注
44文章
5810浏览量
177054 -
晶体管
+关注
关注
78文章
10439浏览量
148610
发布评论请先 登录
相关推荐
热点推荐
台积电拟投资170亿,在日本建设3nm芯片工厂
据报道,全球最大的半导体代工制造商台积电(TSMC)已最终确定在日本熊本县量产3nm线宽的尖端半导体芯片的计划。预计该项目投资额将达到170
1.4nm制程工艺!台积电公布量产时间表
电子发烧友网综合报道 近日,全球半导体代工龙头台积电在先进制程领域持续展现强劲发展势头。据行业信源确认,台积
漏致势垒降低效应如何影响晶体管性能
随着智能手机、电脑等电子设备不断追求轻薄化,芯片中的晶体管尺寸已缩小至纳米级(如3nm、2nm)。但尺寸缩小的同时,一个名为“漏致势垒降低效应(DIBL)”的物理现象逐渐成为制约芯片性能的关键难题。
台积电2纳米制程试产成功,AI、5G、汽车芯片,谁将率先受益?
与现行的3nm工艺相比,台积电在2nm制程上首次采用了GAA(Gate-All-Around,环绕栅极)
台积电Q3净利润4523亿元新台币 英伟达或取代苹果成台积电最大客户
39.1%,净利润创下纪录新高,台积电在上年同期净利润为3252.58亿新台币。 每股盈余为新台币17.44元,同比增加39.0%。 目前台积
台积电2纳米制程试产成功,AI、5G、汽车芯片
又近了一大步。 这一历史性节点不仅意味着制程技术的再度跨越,也预示着未来AI、通信与汽车等核心领域即将迎来一场深刻的“芯革命”。 1、技术再突破 与现行的3nm工艺相比,台积电
台积电预计对3nm涨价!软银豪掷54亿美元收购ABB机器人部门/科技新闻点评
在十一黄金周和国庆假期后第一天工作日,科技圈接连发生三件大事:1、台积电预计将对3nm实施涨价策略;2、日本巨头软银宣布54
看点:台积电2纳米N2制程吸引超15家客户 英伟达拟向OpenAI投资1000亿美元
给大家分享两个热点消息: 台积电2纳米N2制程吸引超15家客户 此前有媒体爆出苹果公司已经锁定了台
下一代高速芯片晶体管解制造问题解决了!
,10埃)开始一直使用到A7代。
从这些外壁叉片晶体管的量产中获得的知识可能有助于下一代互补场效应晶体管(CFET)的生产。
目前,领先的芯片制造商——英特尔、台积
发表于 06-20 10:40
苹果A20芯片的深度解读
)工艺,相较iPhone 17 Pro搭载的A19 Pro(3nm N3P)实现代际跨越。 性能与能效 :晶体管密度提升15%,同等功耗下性能提升15%,同等性能下功耗降低24-
台积电3nm晶体管密度达到2.5亿/mm2
评论