IBM和英特尔共同推动2nm技术的发展

IBM于2021年完成了2纳米技术的突破。据预计，IBM 2nm工艺或能在每平方毫米芯片上集成3.33亿个晶体管。相比7nm工艺提升了45%的性能或者减少75%的功耗，预计2024年量产。

在这个芯片上，IBM用上了一个被称为纳米片堆叠的晶体管，它将NMOS晶体管堆叠在PMOS晶体管的顶部，而不是让它们并排放置以获取电压信号并将位从1翻转为零或从0翻转为1。这些晶体管被称为gate all around或GAA晶体管。

据半导体行业观察读者肖德元对其的解读，“也就是说IBM已经开始考虑将CFET应用到它的2nm Power 系列产品了。CFETs是Complementary FETs的缩写。在CFETs中， 彼此之间堆叠nFET和pFET纳米线或纳米薄片。CFET可以将一个nFET堆叠在pFET上，或者在两个pFETs的顶部堆叠两个nFETs。这样做的主要优点是节省面积从而带来一些功率和性能上的好处，适用于2nm以后技术节点。”

据《中央社》报导，台湾地区工研院产科国际所研究总监杨瑞临指出，IBM发表2nm制程对于半导体产业是一件大事，象征着GAA架构的可行性，让台积电、三星朝着2nm制程研发加速，虽然这可能使得台积电的竞争压力增加，但台积电有着众多客户，可以有效缩短学习曲线、良率提升以及降低成本。

同为美国公司的英特尔公司也在进行 2 纳米工艺的研发。据英特尔的最新路线图，2024 年上半年英特尔的Intel 20A（20 埃 = 2nm）工艺将亮相，新节点将带来 15% 的性能提升。这将是英特尔的第一个 HNS（他们称之为 RibbonFET），他们还将引入背面供电（他们称之为 PowerVia）。背面供电解决了 IR 功率下降问题，同时使前端互连更容易。他们估计，这个工艺的密度较之上一代提高了 1.6 倍。

而英特尔公司CEO基辛格也表示，英特尔可望比预订时程提前达成一项重要的科技里程碑，重拾技术领先优势，会在2024年底重夺晶圆代工制程宝座，比先前的目标2025年提早。

本文整合自：半导体行业观察、摩尔芯闻

责任编辑：符乾江