完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
电子发烧友网技术文库为您提供最新技术文章,最实用的电子技术文章,是您了解电子技术动态的最佳平台。
ADuC7124/ADuC7126均为完全集成的1 MSPS、12位数据采集系统,在单芯片内集成高性能多通道ADC、16位/32位MCU和Flash/EE存储器。ADC具有多达12路单端输入。另外还有4个ADC输入通道也可以和4个DAC的输出引脚复用。ADC可以在单端模式或差分输入模式下工作,ADC...
为了简化编码解码器和PL之间的集成复杂度,这里介绍两个AVNET所开发的IP核,可通过Avnet GitHub下载( github.com/Avnet/hdl/tree/master/IP )。在图像处理链中,可以把它们放在处理链的最前端和最后端来连接外部的编解码器。...
传统变换器采用模拟硬件实现闭环反馈控制,获得稳定的电压和电流输出。模拟控制实时反应系统状态,响应速度较快,然而在测试技术领域和仪器产品中,模拟系统稳定性不能满足实际需要。为了获得高稳定性能,需要添加大量元器件进行环路补偿。而且,负载、环境变化以及反馈环路中元器件的寄生参数、漂移、老化、不一致性等因素...
对于IP核输出数据的解析最好的工具就是其自带的仿真文件,里面既将接收的数据进行了解析,又将发送给IP核的数据进行了封装,这对于了解数据结构和协议是十分有帮助的,以太网如此,pcie、ram、fifo等其它IP也如此,我们只需将ip自带的仿真文件改为我们自己的逻辑即可,接口连接并不变。...
Spectrum Instrumentation公司推出了一款新的基于M2p 平台以及59xx模块的高速多通道数字转换器,主芯片采用赛灵思公司的Artix-7 XCA75T FPGA。XCA75T FPGA是7系列Artix-7低端FPGA的一个中型产品,基于台积电的28nm工艺,片上拥有75,52...
在Xilinx Wiki网站(http://wiki.xilinx.com/zynq-tools)下载Sourcery CodeBench,由于这个环境是为32-bit系统设计的,64-bit系统的用户需要先安装部分32-bit库,在Ubuntu终端中进入root权限,输入下面命令...
董永红表示,未来的市场可能是功能级的SOC,加一个可编程的DSP。由上游半导体厂完成80%的工作,下游的系统厂完成剩下的20%工作。他把这种变化形象比比喻成DSP 2.0时代,其标志是不再以运算能力为出发点,而是讲求功能为主。未来能够胜出的是拥有算法和把算法工程化能力的公司,这也是区别于其他厂商的部...
我们先看有哪三种GPIO:MIO、EMIO、AXI_GPIO。其中MIO和EMIO是直接挂在PS上的GPIO。而AXI_GPIO是通过AXI总线挂在PS上的GPIO上。...
Zynq-7000 生产勘误项目是(Xilinx 答复 47916)中所列项目的子集,通常包括由 Xilinx 和 Linux 社区实现的软件解决方法应对措施。...
在硬件电路设计中,每一个IC芯片都有相应的电源端口对其供电,以驱动IC进行工作。对于普通的IC芯片,极大部分都是由单电源3.3V电压供电,且输出的高电平电压也是3.3V,例如MCU和存储器等常用的芯片。但是对于FPGA则不然,可编程逻辑的特性赋予了它包容万物的能力,最终成为一个需要多电源供电的芯片,...
大多数工程师在工具箱中看到Arduino时都不会选择它,因为它看起来过于的简单以至于不太好用或者不能胜任某些功能。大多数情况下他们都是正确的,但是这并不是我们要在这里所讨论的,有些人并没有意识到这个低成本的开发板是一款非常强大的转换工具,下面向大家介绍Arduino三个强大但是常被忽视的用途...
未加水印的图像表示为f水印表示为w,常数a控制水印和衬底图像的相对可见性。如果a为1,则水印是不透明的,并且衬底图像完全是暗的;随着a接近0,会逐渐看到更多的衬底图像和更少的水印。通常a在0和1之间。如图2所示,a为数字水印,b图像中a=0.3,c图像中是已加水印的b和原图f的差值。...
该委员会专门设计用于与来自锡林克斯的PYNQ项目合作,并使用Python语言和库,设计师可以创建高性能的嵌入式应用程序,具有并行硬件执行、高帧速率视频处理、硬件加速算法、实时信号处理、高带宽IO和低延迟控制。...
随着信息技术的发展,特别是各种数字处理器处理速度的提高,人们对数据采集系统的要求越来越高,特别是在一些需要在极短时间内完成大量数据采集的场合,对数据采集系统的速度提出了非常高的要求。...
而众所周知,在专用芯片与通用芯片中间,还有一个更为灵活,也更为神秘的领域:FPGA。无论是英特尔天价的收购还是微软与 IBM 雄心勃勃的计划,都让人对其更加好奇。而“万能芯片”的名称,以及多样化的职责范围:它可以是智能手机里不起眼的一个小组件,也可以是数千美金一块的开发板,也让人对其真面目更加疑惑。...
近年来,ASIC设计规模的增大带来了前所未有的芯片原型验证问题,单颗大容量的FPGA通常已不足以容下千万门级、甚至上亿门级的逻辑设计。现今,将整个验证设计分割到多个采用最新工艺大容量FPGA中,FPGA通过高速总线互联,成为大规模ASIC或SOC原型验证的极佳选择。...
让我们先来看看一个典型的Zynq SoC开发流程(如图1):开发者首先需要对软硬件进行分区,即确定系统哪些部分放入PL(可编程逻辑)中进行硬件加速,哪些部分在PS(处理器系统)中用软件实现;接下来,要完成软/硬件之间的连接,包括使用怎样的DataMover、PS与PL之间的接口如何配置等;之后要完成...
数字电路设计中一般包括3个大的阶段:源代码输入、综合和实现,而电路仿真的切入点也基本与这些阶段相吻合,根据适用的设计阶段的不同仿真可以分为RTL行为级仿真、综合后门级功能仿真和时序仿真。这种仿真轮廓的模型不仅适合FPGA/CPLD设计,同样适合IC设计。...
网卡在功能上包含OSI模型的两个层,数据链路层和物理层。物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。网卡中负责数据链路的芯片叫做M...