电子发烧友App

硬声App

创作

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>基于FPGA的极化码的SCL译码算法研究

基于FPGA的极化码的SCL译码算法研究

  • 译码(85)
  • fpga(13937)
收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉

评论

查看更多

相关推荐

基于FPGA的IRIGBDC解码

基于FPGA的IRIGBDC解码(开关电源技术教程课后习题答案)-该文档为基于FPGA的IRIGBDC解码讲解文档,是一份还算不错的参考文档,感兴趣的可以下载看看,,,,,,,,,,,,,,,,,
2021-09-27 15:16:582

关于Actel 的FPGA译码器的VHDL源代码

关于Actel 的FPGA译码器的VHDL源代码(通信电源技术期刊2020年第14期)-关于Actel 的FPGA译码器的VHDL源代码。适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
2021-09-16 15:18:016

基于蒙特卡洛的两阶段极化构造方法

并执行MC方法,以衡量剩余位信道的差错概率,从剩余位中挑选差错概率较低的位并与第1阶段中最可靠的位组成极化的信息位集合。仿真结果表明,与MC方法相比,TPMe方法能够降低计算复杂度,提髙译码效率。
2021-06-08 16:07:012

基于FPGA的800Mbps准循环LDPC译码

基于FPGA的800Mbps准循环LDPC译码
2021-06-08 10:43:3719

如何使用FPGA实现跳频系统中的Turbo译码

给出了跳频系统中 Turbo译码器的FPGA( field programmable gate array)实现方案。译码器采用了MaxLog-map译码算法和模块化的设计方法,可以对不同帧长
2021-04-01 11:49:015

CRC校验并行计算的FPGA实现

用软件实现 CRC 校验计算很难满足高速数据通信的要求 ,基于硬件的实现方法中 ,有串行经典算法 LFSR 电路 以及由软件算法推导出来的其它各种并行计算方法。以经典的LFSR 电路为基础 ,研究
2021-03-28 09:36:1921

如何使用FPGA实现结构化LDPC的高速编译码

结构化LDPC可进行相应扩展通过对编译码算法,优化编译码结构进行调整,降低了编译码嚣硬件实现中的关键路径迟延,并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片实现了一个码长10 240,码率1/2的非正则结构化LDPC编码器和译码器。实现结果表明:该编码器信息吞吐量为1.878 Gb/
2021-03-26 16:11:237

如何使用FPGA实现高吞吐量低存储量的LDPC译码

针对一类规则(r,c)-LDPC(low-density parity check),提出了一种基于Turbo译码算法的高吞吐量存储器效率译码器。与传统的和积译码算法相比,Turbo译码算法对多个
2021-02-03 15:14:357

如何使用FPGA实现RS译码中改进型欧几里德算法

RS在通信领域有着广泛的应用,其中最重要的是关键方程的求解.传统欧几里德算法在求解关键方程时需要进行多项式次数的判断,从而造成硬件电路复杂,译码速度下降.通过对综合除法进行推广,提出了一种改进型
2021-02-01 14:36:409

使用FPGA实现800Mbps准循环LDPC译码器的详细资料说明

为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5 LX330 FPGA上实现了(8176,7154)有限几何LDPC译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。
2021-01-22 15:17:546

基于BCJR算法的MAP译码器嵌入式系统的应用设计

在无线通信系统中,可靠的数据传输是一个非常重要的论题。Turbo编码得到逼近香农限的译码性能,成为研究和应用的热点。Turbo译码采用迭代运算的方式,即将前级译码器的输出作为外信息输入到本级译码运算,如此反复进行直到达到相应收敛度才结束译码
2020-12-08 10:24:581093

采用可编程逻辑器件的译码器优化实现方案

由于卷积优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积有三种译码方法:门限译码、概率译码和Viterbi算法,其中Viterbi算法是一种基于网格图的最大似然译码算法,是
2020-08-11 17:44:40334

关于基于FPGA的卷积编译码器的设计与实现分析

卷积是Elias在1955年最早提出的,稍后,Wozencraft在1957年提出了一种有效译码方法,即序列译码。Massey在1963年提出了一种性能稍差,但比较实用的门限译码方法,由于这一实用性进展使卷积从理论走向实用。
2017-11-24 02:47:33542

FPGA中基于VB译码算法实现HDTV收缩卷积的解码

信道的是二进制信号序列。为了充分利用信道输出信号的信息,提高传输系统译码的可靠性,首先把信道的输出信号量化,将Q电平量化序列输入Viterbi译码器,因此本文采用的VB译码算法为软判决译码算法
2018-09-02 10:31:501793

通过采用FPGA器件设计一个Viterbi译码

卷积是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着
2018-09-01 14:38:441703

Turbo的编译码基本原理和常用编译码算法分析及仿真程序

第三代移动通信系统多种方案中,考忠将Turbo作为无线信道的编码标准之- ~。 本文讨论了Turbo的编译码基本原理,对Turbo的几种常用的编译码算法进行了分析,并在给出编译码器模型的基础上,用MATLAB语言实现了整个系统的计算机仿真并给出参
2019-01-04 11:20:2315

基于多元LDPC迭代编码算法的混合校验矩阵构造算法

本文对2004年由王鹏提出的LDPC迭代编码算法[11]进行改进,转变为适用于多元LDPC的编码算法,称为多元迭代编码算法;2005年,Hu Xiaoyu提出了渐进边增长(Progressive Edge Growth,PEG)构造算法[12],该算法译码性能好,但编码复杂度较高。
2018-09-12 09:01:353164

华为为5G极化(Polar)发现者、土耳其Erdal Arikan教授颁发特别奖项

早在2010年,华为识别出极化作为优秀信道编码技术的潜力,在Erdal Arikan教授研究基础上投入进一步研究,经过数年长期努力,在极化的核心原创技术上取得了多项突破,并促成了其从学术研究到产业应用的蜕变。
2018-07-31 17:58:0926962

基于Turbo译码算法FPGA实现突发数据通信

中小长度的数据报文业务为主,所以突发通信中的Turbo的码长也是中等长度以下的。本文面向突发数据通信中的信道编码应用,研究了短帧长Turbo译码算法FPGA实现。实现中采用了优化的编译码算法,以降低译码复杂度和译码延时。最后仿真和测试了Turbo译码器的纠错性能和吞吐量。
2017-11-25 06:15:201936

基于短LT的级联编译码算法

coding,RS-CC)以构造等效删除信道,并采用实时性高的短I_T实现纠删功能。设计了一种适合短I.T译码算法,同时给出了编码度分布的选取方法。仿真结果表明,与已有短喷泉相比,文中短I_T成功译码时所需编码冗余更少,应用到级联方案后的数据传输可靠性明显提高
2018-03-20 16:21:180

PEG GLDPC设计与性能分析

。基于稀疏矩阵的二分图,首先改进了PEG算法用以构造规则I_DPC,然后用BCH作子替换LDPC中的单奇偶校验来构造PFGGLDPC,最后重点研究了PFG-GDPC的译码算法,提出一种联合BCH
2018-03-09 11:24:420

基于优化LT(OLT)的深空数据传输

译码算法,提出OLT。然后,提出基于OLT的深空数据传输策略:发送端对数据文件进行OLT编码并发送;在接收端,使用联合译码算法对接收到的编码包进行译码得到原始数据。仿真结果表明,与LT相比,OLT能够提高译码成功率并降低冗余度
2018-01-12 14:38:070

基于分段函数修正和预检测的译码算法

不规则重复累积(IRA)的译码通常采用置信传播(BP)译码算法,然而BP译码算法需进行双曲正切函数计算,复杂度高,不利于硬件实现。为此,提出一种基于分段函数修正和预检测机制结合的译码算法,通过对折
2018-01-08 15:55:100

基于卫星通信的多元域LDPC研究

算法展开研究,以保证矩阵稀疏性为目标,分析了行主元选取策略。同时研究了多元域LDPC的迭代译码算法。对多元域LDPC纠错系统的纠错性能进行了仿真,测试结果表明多元域LDPC的性能优于信源信息速率和码率相同的二进制LDPC,为多元域L
2017-12-29 14:07:460

求解LDPC回路的算法

1996年LDPC(低密度奇偶校验,Low-Density Parity-Check)是性能限与香农限仅差0.0045 dB的一种差错控制译码采用SPA(和积算法),但其性能受Tanner图中
2017-12-26 11:12:250

基于二分图构造LDPC的校验矩阵算法及性能分析

提出了基于图模型描述码字的概念,将LDPC的校验矩阵对应到Tanner图的双向二部图上。采用Tanner图构造的LDPC,通过并行译码可大大降低译码复杂度。Mack-ay 和Neal利用随机构造的Tanner 图研究了LDPC 的性能,发现采用和积算法(SPA)的LDPC 具有优异的译码性能。
2017-11-30 10:21:272639

基于FPGA 的LDPC 译码器联合设计

该文通过对低密度校验(LDPC)的编译码过程进行分析,提出了一种基于FPGA 的LDPC 译码器联合设计方法,该方法使编码器和译码器共用同一校验计算电路和复用相同的RAM 存储块,有效减少
2017-11-22 07:34:012078

基于FPGA的全新DSC并行译码器设计及理论

采用易于FPGA实现的归一化最小和算法,通过选取合适的归一化因子,将乘法转化成移位和加法运算。在高斯白噪声信道下,仿真该译码算法得出最佳的译码迭代次数,并结合Xilinx XC7VX485T资源确定
2017-11-16 12:59:011664

基于FPGA极化的SC译码算法结构的改进方法

在二进制离散无记忆信道中极化可以达到其信道极限容量,并且实现的复杂度较低,这在通信领域无疑是一个重大突破,因此在FPGA中实现极化译码有着非常重要的研究意义。首先介绍了SC
2017-11-15 16:50:252950

非规则LDPC译码改进算法概述及DSP的实现分析

为了降低非规则低密度奇偶校验(low-densityparity-check,LDPC)译码算法的复杂度,提出一种适合数字信号处理嚣(digital signal processor,DSP)实现
2017-10-20 10:49:470

LDPC译码停止准则

提出了一种实用的LDPC译码停止准则,利用信息节点的对数概率似然比来控制迭代次数,避开了设置停止准则门限,可以很快判断出译码情况,较其他方法省去了大量繁杂的计算。
2017-09-07 19:40:179

基于PCI总线的RS编译码接口卡的设计

本文从研究应用于AOS系统的RS(255,223)编译码接口卡出发,深入地分析和研究了纠错码原理、RS编译码算法与设计、PCI总线标准与设计和FPGA技术。 随着科技的发展,纠错码技术在通信领域
2017-08-31 14:57:294

改进的MIMO系统球译码检测算法_仵丹

改进的MIMO系统球译码检测算法_仵丹
2017-03-19 14:20:461

电解极化渗流传感器极化特性研究_秦孙巍

电解极化渗流传感器极化特性研究_秦孙巍
2017-03-19 13:49:160

一种箱装弹药堆算法研究_张宝华

一种箱装弹药堆算法研究_张宝华
2017-03-18 17:41:510

基于FPGA的北斗导航电文译码器的研究与设计_杨坚

基于FPGA的北斗导航电文译码器的研究与设计_杨坚
2017-03-04 12:39:263

基于FPGA的3B4B编译码电路

基于FPGA的3B4B编译码电路
2017-01-21 12:54:5811

基于FPGA的ECC快速算法研究及设计

基于FPGA的ECC快速算法研究及设计_陈俊杰
2017-01-05 21:24:360

一种基于改进线性规划的LDPC混合译码算法

一种基于改进线性规划的LDPC混合译码算法_陈紫强
2017-01-05 16:47:430

LDPC的交替迭代分层置信传播译码

LDPC的交替迭代分层置信传播译码_姜小波
2017-01-05 14:45:200

华为极化被5G采纳,Polar之争是胜是败?

有关华为主推的Polar极化)被确定为5G(第五代移动电话行动通信标准)短信令标准,到底对中国通信行业意味着什么?
2016-11-22 09:39:081834

华为主推的PolarCode极化方案到底是什么

编码和调制是无线通信技术中最核心最深奥的部分,极化(polar code)是由土耳其毕尔肯大学(bilkent)Erdal Arikan教授于2008年首次提出,其论文从理论上第一次严格证明了在二进制输入对称离散无记忆信道下,极化可以“达到”香农容量,并且有着低的编码和译码复杂度。
2016-11-21 18:15:2414930

空间图像CCSDS压缩算法研究FPGA实现

空间图像CCSDS压缩算法研究FPGA实现,感兴趣小伙伴们可以瞧一瞧。
2016-09-17 07:32:3316

基于FPGA的JPEG解码算法研究与实现

基于FPGA的JPEG解码算法研究与实现
2016-08-26 13:01:519

CCD图像的颜色插值算法研究及其FPGA实现

CCD图像的颜色插值算法研究及其FPGA实现
2016-08-25 21:39:5712

GA_高斯近似_LDPC_POLAR(极化)_构造

GA_高斯近似_LDPC_POLAR(极化)_构造
2016-06-03 16:08:5416

截短Reed_Solomon译码器的FPGA实现

截短Reed_Solomon译码器的FPGA实现
2016-04-27 21:01:3911

基于FPGA的模糊PID控制算法研究及实现

基于FPGA的模糊PID控制算法研究及实现-2009。
2016-03-25 12:33:2513

RS编译码FPGA实现研究

基于FPGA的RS电路设计,编码译码原理。
2016-03-24 10:57:121

基于FPGA的JPEG解码算法研究与实现

基于FPGA的JPEG解码算法研究与实现,很好的资料,快来学习吧
2016-01-27 19:28:496

低密度奇偶校验译码算法及其性能仿真研究

低密度奇偶校验(LDPC译码主要包括基于硬判决和基于软判决的译码。文章对这两种译码方法中的典型算法(BF算法和BP算法)和一种改进的对数域算法(APP-LLR算法)进行了仿真研究;比较并分析了
2015-12-31 18:45:5513

高速通用LDPC译码技术

香农的学生Gallager首次提出了LDPC的概念和完整的译码方法,目前LDPC正向着高速高增益的方向发展。文中针对目前对高速LDPC译码技术的迫切需求,以CCSDS标准近地通信(8176,7154)
2013-07-26 11:18:1910

基于FPGA的RS译码器的设计

介绍了符合CCSDS标准的RS(255,223)译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现
2013-01-25 16:45:0660

对LDPC的LLR BP算法研究

在LDPC译码时,使用LLR BP算法其校验节点的计算复杂度十分高,而且当LDPC中有许多的短环时,译码性能也会降低。基于以上的这些问题提出了一个新的混合校验变量过程,通过调整校
2012-07-06 16:45:0236

基于FPGA的高速RS编译码器实现

本文介绍了 RS[ 255, 223 ]编译码器的 FPGA设计和基于线形反馈移位寄存器的编码器设计 , 以及由伴随式计算、关键方程求解、钱氏搜索、Forney算法等功能模块组成的译码器。为了实现简单
2012-05-22 10:59:0740

LDPC低复杂度译码算法研究

在描述置信传播(BP)译码算法基础上, 研究和分析了两种降低复杂度的译码算法。Min.Sum 算法主要讨论了简化校验节点的消息更新运算,并应用密度进化方法对此算法进行极限性能分析
2012-03-31 15:23:357

GPS单孔径双极化天线抗干扰算法研究

设计了一种利用单孔径双极化天线进行GPs自适应抗干扰的方法,并对算法的性能进行了详细的分析。新方法在不降低卫星信号质量的前提下,仅占用单个天线位置,就可以对付窄带或宽
2012-01-09 16:00:4430

基于ME算法的RS译码器VLSI高速实现方法

利用ME算法实现结构设计了一种低资源占用率、低成本的高速RS译码器。逻辑综合及仿真结果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)译码器,工作时钟达210 MHz,可满足数据速率1.68 Gb
2011-12-15 17:24:3127

基于校验子的Turbo乘积仿真研究

针对Turbo乘积译码延时的问题,提出一种基于校验子的Turbo乘积译码算法(S-TPC),该算法根据校验子的值采取不同方式对每行(列)进行译码,节省了一部分校验子为0的码字的硬判
2011-12-06 12:50:4721

改进的Turbo乘积译码算法

针对Turbo乘积(TPC)译码复杂度高、运算量大的缺点,分析了一种改进的TPC译码算法。该算法以Chase迭代算法为基础,通过对错误图样重新排序产生新的测试序列,其伴随式可从前次伴
2011-12-05 14:09:4020

基于FPGA的卷积译码器的方案

卷积是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组由于以块为单位编译码而使分组间的相关信息丢失的缺点。(2,1,8)卷积在2G、3G通信系统
2011-10-12 15:05:421009

近地应用CCSDS标准LDPC动态补偿译码算法研究

提出了一种新的动态补偿最小和译码算法,并将本算法和修正最小和译码算法进行了性能比较。仿真结果显示,动态补偿最小和译码虽然算法迭代的收敛速度有所减慢,但具有比修正最
2011-10-08 15:06:3526

Turbo译码在MSC8101上的实现探讨

介绍了摩托罗拉公司新一代定点数字信号处理芯片MSC8101的特点,以及Turbo译码在MSC8101上的实现技术。
2011-09-13 18:06:3618

Turbo译码研究及其DSP实现

Turbo是近年来通信系统纠错编码领域的重大突破,他以其接近Shannon限的优越性能博得众多学者的青睐。本文采用基于Max-Log-Map的优化译码算法,对状态量度归一化计算和滑动窗算法
2011-09-13 09:44:30993

LTE中Tail-biting卷积译码器设计

本文设计的译码器,利用Tail-biting卷积的循环特性,采用固定延迟的算法与维特比算法结合,在FPGA上实现和验证,能达到135.78 MHz时钟
2011-08-05 12:05:413225

WIMAX LDPC译码器的FPGA实现

本文设计实现了一种支持WIMAX标准的码长、码率可配置LDPC译码器,通过设计一种基于串行工作模式的运算单元,实现了对该标准中所有码率的支持
2011-06-08 09:55:191315

Viterbi译码器回溯算法实现

该文介绍了两种Viterbi 译码器回溯译码算法,通过对这两种算法硬件实现结构上的优化,给出了这两种算法FPGA 实现方法,比较了两种实现方法的优缺点。最后将其应用在实际的Viter
2011-05-28 15:24:4933

基于最小和高效LDPC译码算法

针对低密度奇偶校验(LDPC)译码算法性能低的问题,提出一种基于最小和的高效译码算法。该算法从概率的角度分析消息的传递过程中校验节点的更新过程,得到近似的最小和算法等式,
2011-05-18 18:55:1218

空时分组预编码的均衡算法

为了提高正交空时分组的MIMO系统性能,提出了采用预编码的空时分组信号检测方案,该方案在发射端将正交分组编码和预编码矩阵相结合,在接收端采用MMSE均衡译码算法。分析了
2011-05-03 18:10:2123

基于单片机系统的(24,16)循环编码、译码方案

在理论分析循环编码和译码基本原理的基础上,提出了基于单片机系统的(24,16)循环软件实现编码、译码的方案。仿真结果表明(24,16)循环能有效地克服来自通讯信道的干扰,保
2011-04-12 18:11:3268

短帧Turbo译码器的FPGA实现

  Turbo虽然具有优异的译码性能,但是由于其译码复杂度高,译码延时大等问题,严重制约了Turbo在高速通信系统中的应用。因此,如何设计一个简单有效的译码器是目前Turb
2010-11-25 10:10:261154

LTE标准下Turbo译码器的集成设计

针对固定码长Turbo适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码
2010-11-11 16:07:5926

突发通信中TurboFPGA实现

Turbo是一种低信噪比条件下也能达到优异纠错性能的信道编码。早期为了强调Turbo接近香农限的优异性能,研究的码字长度非常大[1~2],存在译码复杂度大、译码
2010-09-29 16:15:5145

基于OCDMA的新型卷积译码方案

对光码分多址(OCDMA)的误码特性和卷积进行研究,根据两者的特点提出了一种新的基于OCDMA多址干扰信道模型的卷积译码方法。针对这种新型卷积译码方法的抗误码性和译
2010-08-26 16:40:2217

集成SNR估计的LDPC译码器的设计与实现

基于TMS320C6416高性能通用DSP,实现了对AWGN信道的信噪比(SNR)估计,并以此估计值设计了一种低密度奇偶校验(LDPC)译码系统;详尽介绍了集成SNR估计的译码系统的实现方案和流程;仿真
2010-07-27 16:28:3211

卷积的Viterbi高速译码方案

本文探讨了无线通信中广泛涉及的差错控制问题,介绍了卷积的编译码原理。提出了一种卷积编码,及其高速Viterbi译码的实现方案,对译码的各个组成部分作了分析,并在FPGA中实现
2010-07-21 17:20:0422

基于偏移量近似的改进型IRA译码算法研究

IRA译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂。为了让译码算法在复杂度和译码性能之间取得较好的折衷,提出一种改进型IRA译码算法,该算法采用偏
2010-07-05 16:23:5620

基于CPLD的HDB3译码器的设计

摘要:在数字通信中,选择合适在信道中传输的型是十分重要的,HDB3是比较常用的信道传输型,因此HDB3的编译码就显得非常重要.多数的数字基带信号用单极性不归零(NR
2010-05-17 09:08:4941

CVSD算法分析及其在FPGA中的实现

CVSD算法分析及其在FPGA中的实现 概 述在众多的语音编译码调制中,连续可变斜率增量调制(CVSD)作为许多增量调制中的一种,只需编一位,在发送端与接收端之
2010-04-01 16:26:541068

卷积/Viterbi译码,卷积/Viterbi译码是什么

卷积/Viterbi译码,卷积/Viterbi译码是什么意思 卷积在一个二进制分组(n,k)当中,包含k个信息位,组长度为n,每个组的(
2010-03-18 14:09:211996

自适应量化测试序列数的分组Turbo译码算法

针对分组Turbo 自适应Chase 译码算法存在的缺陷,该文提出自适应量化测试序列数的分组Turbo 译码算法。该方法以测试序列数C 为研究对象,依出错概率大小选择错误图样,并利用
2010-02-10 12:15:523

迭代译码的级联Reed-Solomon乘积与卷积

提出用Reed Solomon(RS)乘积作为外码,卷积作为内码的级联方案并且内外码间用Congruential 向量生成的交织图案对RS 符号进行重排列。对此级联采用的迭代译码基于成员的软
2010-02-10 11:09:308

Turbo译码算法的改进研究

文章分析了Turbo 的MAP 类译码算法后,针对传统Log—MAP 译码算法的特性,提出了一种改进的Log—MAP 译码算法。仿真结果表明,新的算法在降低译码复杂度的同时较好地保持了译
2010-01-15 11:51:4713

卷积的Viterbi高速译码方案

本文探讨了无线通信中广泛涉及的差错控制问题,介绍了卷积的编译码原理。提出了一种卷积编码,及其高速Viterbi 译码的实现方案,对译码的各个组成部分作了分析,并在FP
2010-01-06 15:06:5911

基于DSP的Max-Log-MAP算法实现与优化

Turbo 的工程应用与实现是近年来研究工作的热点。Turbo 采用反馈迭代译码结构,成员译码器使用最大后验概率(MAP)译码算法译码,由于MAP 算法含有大量的指数运算与对数运算,
2009-11-27 15:15:317

准循环LDPC的两种典型快速译码算法研究

该文从译码速率、硬件实现的复杂度和误码率3 个方面对比研究了两种典型的高速译码算法:Turbo 型和积算法与并行加权比特翻转算法。以准循环LDPC 为对象,给出了Turbo 型和积算
2009-11-25 15:26:589

高码率LDPC译码器的优化设计与实现

本文以CCSDS 推荐的7/8 码率LDPC 为例,提出了一种适于高码率LDPC 译码器的硬件结构优化方法。高码率的LDPC 通常也伴随着行重与列重的比例较高的问题。本方法是在拆分校验矩
2009-11-25 15:21:2524

Viterbi译码原理

Viterbi译码原理 Viterbi译码算法(简称VA算法)是由Viterbi在1967年首先提出的,它是一种针对卷积的最大似然译码算法。他不是在网格
2009-11-13 18:50:344845

基于可靠性更新的低复杂度B译码算法

基于可靠性更新的低复杂度B译码算法:基于部分符号更新策略的BP (Belief Propagation)译码算法减少了LDPC (Low-Density Parity-Check)译码运算量,提高了译码效率。然而在其译码过程中,由
2009-10-29 13:09:2116

基于单片机(7,4)循环编码与译码研究

循环是实际差错控制系统中常用的编码方案,具有检错纠错能力强、实现方便等特点。本文在理论分析循环编码和译码基本原理的基础上,提出了基于单片机系统的(7,4)循环
2009-09-02 17:23:4932

基于Turbo的信息隐藏技术的研究

文章首先介绍了Turbo 的编码结构和用于Turbo 迭代译码的最大后验概率译码算法;然后提出了在几种不同方案下Turbo 的信息隐藏技术,对隐藏信息前后的译码效果进行了理论分
2009-08-24 10:00:0814

RS的软判决译码及DSP实现

RS 以其强大的纠正随机错误和突发错误的能力,被广泛地应用于各种数字通信系统中,本文首先叙述了RS 译码的基本原理,给出了实现RS 软判决译码的方法和用DSP 实现译码
2009-08-19 10:26:0720

IEEE 802.16e中LDPC译码器的实现

面向IEEE 802.16e 中 LDPC ,分析了各种译码算法译码性能,归一化最小(NMS)算法具备较高译码性能和实现复杂度低的特点。提出一种基于部分并行方式的LDPC 译码器结构,可以满
2009-08-05 08:46:5922

RS编译码的一种硬件解决方案

摘要:提出了基于欧氏算法和频谱分析相结合的RS硬件编译码方法;利用FPGA芯片实现了GF(2 8)上最高速率为50Mbps、最大延时为640ns的流式译码方案,满足了高速
2009-06-20 14:19:33622

一种基于序列译码的快速相关攻击算法

快速相关攻击是一种重要的序列密码分析方法。该文提出一种基于卷积的序列译码的快速相关攻击算法,首先利用特殊的校验方程将线性分组转化为低码率卷积,然后用卷积
2009-06-17 07:47:4814

基于FPGA 的(3,6)LDPC 并行译码器设计与实现

本文基于Altera的FPGA(StatixⅡ-EP2S30F484C3)架构,实现了码率为1/2,帧长为1008bits的规则(3,6)LDPC译码器。所采用的最小-和算法相对于传统的和-积算法在不损失译码性能的前提下,
2009-06-06 14:12:2030

基于FPGA的伪测距电路的设计与实现?

【摘 要】 介绍了基于伪测距的某定位系统的设计方案,简要分析了伪测距的原理,研究了用FPGA实现伪的捕获与跟踪的方法。 
2009-05-14 20:58:06489

LDPC与RS的联合迭代译码

针对LDPC与RS的串行级联结构,提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递,性能可以逼近最大似然译码。模拟结果显示:
2009-05-12 21:47:2519

LDPC编译码

LDPC编译码LDPC是一种线性分组奇偶校验,它采用基于因子图的置信传播(Belief Propagation,BP)迭代译码算法进行译码。其性能接近Turbo,不规则LDPC甚至超过Tur
2009-03-01 17:36:051254

IRA简化译码算法研究

不规则重复累计BP译码算法具有接近Shannon限优越性能,但具有较高的复杂度。为了降低复杂度,提出了IRA最小和算法和曲线折线化算法。最小和算法具有简单、容易实现的特
2008-11-20 12:12:209

已全部加载完成