英特尔与赛灵思的竞争将会研制更强大的FPGA器件

（文章来源：钛媒体APP）

FPGA芯片比CPU更快，比GPU功耗更低、延时更短，且比ASIC更加便宜、周期更短，因此在目前人工智能芯片领域备受青睐。作为FPGA的发明者，赛灵思本在FPGA硬件领域独霸天下，稳立鳌头，但随着2015年英特尔收购了FPGA“老二”Altera之后，局势发生了改变。英特尔在Altera技术的助力下，抢夺赛灵思的奶酪以期在人工智能领域占据更大市场空间，最近一段时间对于“世界最大FPGA”的争夺让双方的较量更上了一个台阶。

2019年8月下旬，赛灵思发布了当时“世界上最大”的FPGA芯片Virtex UltraScale+ VU19P。这款基于台积电16nm工艺制造，集成了350亿个晶体管的器件，拥有当时单器件最高的逻辑密度和I/O数量，包括超过2000个用户可编程引脚、900万可编程逻辑单元、224Mb片上内存以及3800个DSP单元，比它的前一代产品——基于20nm工艺的Virtex UltraScale 440 FPGA要大60%。

然而，仅两个月后，赛灵思“世界最大FPGA”的宝座就被英特尔给抢走了。11月上旬，英特尔宣布推出Stratix10 GX 10M FPGA，成为新的“世界上最大”的FPGA芯片。与赛灵思VU19P的配置相比，英特尔Stratix10 GX 10M基于自家14nm工艺制造，有着433亿晶体管、1020万可编程逻辑单元，以及2304个可编程I/O，几个方面都完胜VU19P。

眼瞅着风头被抢走，赛灵思方不得不一再强调，赛灵思才是一直拥有最大容量FPGA产品的一方，三代产品都是如此，“英特尔说它们有着最先进的科技或者最大容量的FPGA产品，但是我们还需要看到它真正交付的货物是什么样的，是否能给客户按期交货”，赛灵思总裁兼首席执行官Victor Peng说。

为什么“世界最大FPGA”受到如此重视呢？这一方面是因为超大型FPGA在硬件仿真和原型验证领域有着不可或缺的作用；另一方面，“世界最大”的名头是芯片厂商的“肌肉”，谁能制造出这种超大型芯片，就代表谁拥有更复杂的系统集成和封装技术。

赛灵思一直采用的是堆叠硅片互联技术（SSI），这种技术的主要缺点是多个硅片之间存在硬边界，它们只能通过硅中间层进行互联和通信，从而导致明显的性能瓶颈。在最新的ACAP器件中，赛灵思针对性地进行了优化。相比之下，英特尔使用的是以嵌入式多管芯互联桥接（EMIB）为核心的3D系统级封装技术，EMIB没有引入额外的硅中介层，而是只在两枚硅片边缘连接处加入了一条硅桥接层（Silicon Bridge），并重新定制化硅片边缘的I/O引脚以配合桥接标准。

与SSI相比，EMIB系统制造复杂度大幅降低，且硅片间传输延时大幅减少。EMIB在Stratix 10 FPGA上早有应用，例如，在MX系列中，就通过EMIB集成了所谓的“3D堆栈式高带宽内存”（HBM）。此外，EMIB还可以用来连接各类收发器单元，这种基于EMIB的异构集成方式非常灵活，通过芯片集的方式使得相同的FPGA硅片可以搭配不同的收发器、HBM、CPU等单元，进行快速的系统级芯片集成。

最新发布的Stratix10 GX 10M是英特尔首次将两个拥有510万可编程逻辑单元的大型FPGA硅片，通过EMIB相连，由此形成一个超大FPGA。这两个FPGA硅片通过25920个EMIB数据接口进行互联，其中每个数据连接可以提供2Gbps的吞吐量，因此系统整体的通信吞吐量高达6.5TBps。

发布这样的产品，实际上是英特尔在宣布EMIB技术完全可以处理超高带宽的吞吐量需求。另外，英特尔FPGA采用的3D系统级封装技术对芯片的良率也有较高的要求，因为它虽然是异构集成技术，但依赖于每个组成部分的同构性。也就是说，FPGA的可编程逻辑阵列本身是一整片硅片，但通过Stratix10 GX 10M可以看到，EMIB也可以用来作为同构芯片的互联技术，这样就大幅扩展了这种3D封装技术的适用程度。此外，单个FPGA硅片已经可以做到510万个逻辑单元，这也说明英特尔14nm工艺已经非常成熟。

而且EMIB并不是英特尔唯一的3D互联和集成技术。2019年初，英特尔就公布了一项名为Foveros的“真”3D封装技术，它可以将诸如CPU、GPU、DRAM、Cache等功能单元的裸片堆叠在一起，然后再封装成为一枚完整的芯片。Foveros将在英特尔基于10纳米工艺的Lakefiled上采用。

虽然很多人将FPGA比作积木，可以用来实现各种应用，但制造FPGA本身并不像搭积木那样简单。“世界最大FPGA”之争需要的是竞争各方的科技实力，英赛两强相争必然会研制更大、更复杂的FPGA器件，从而驱动更新更好技术的出现，促进行业更快地进步。
      （责任编辑：fqj）