0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DS92LV0411 具有 LVDS 并行接口的 5 - 50MHz Channel Link II 串行器

数据:

描述

DS92LV0411(串行器)和DS92LV0412(解串器)芯片组将通道链路LVDS视频接口(4 LVDS数据+ LVDS时钟)转换为高速串行化通过单个CML对接口。

DS92LV0411 /DS92LV0412使当前使用流行的Channel Link或Channel Link型设备的应用程序能够无缝升级到嵌入式时钟接口,以降低互连成本或简化设计挑战。与传统的单端宽总线接口相比,并行LVDS接口还可减少FPGA I /O引脚,电路板走线数量并缓解EMI问题。

可编程发送去加重,接收均衡,片上加扰和直流平衡可以在有损电缆和背板上实现更长距离的传输。解串器自动锁定输入数据,无需外部参考时钟或特殊同步模式,提供简单的“即插即用”操作。

DS92LV0411和DS92LV0412可通过I2C接口和引脚进行编程。内置的AT-SPEED BIST功能可验证链路完整性,可用于系统诊断。

DS92LV0411和DS92LV0412可与DS92LV2411或DS92LV2412互换使用。这使设计人员能够灵活地连接到主机设备和接收具有不同接口类型的器件,LVDS或LVCMOS。

特性

  • 5通道(4个数据+ 1个时钟)通道链路LVDS并行接口支持24位数据
    5位3位控制 - 50 MHz
  • 交流耦合STP互连长度达10米
  • 集成串行CML终端
  • AT-SPEED BIST模式和状态引脚
  • 可选I2C兼容串行控制总线
  • 断电模式可最大限度地降低功耗
  • 1.8V或3.3V兼容控制引脚接口
  • > 8 kV ESD (HBM)保护
  • -40°至+ 85°C温度范围
  • SERIALIZER - DS92LV0411

  • 数据加扰器可降低EMI
  • 用于交流耦合的直流平衡编码器
  • 可选输出VOD和可调节去加重
  • DESERIALIZER - DS92LV0412

  • 随机数据锁;无需参考时钟
  • 可调输入接收器均衡
  • 输出并行总线上的EMI最小化(扩频时钟生成和LVDS VOD选择)

< small>所有商标均为其各自所有者的财产。

参数 与其它产品相比 SerDes/信道链路

 
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
DS92LV0411 DS92LV0412
Channel-Link II     Channel-Link II    
Serializer     Deserializer    
24     24    
24 to 1     24 to 1    
8     8    
LVDS     CML    
CML     LVDS    
1.8     1.8    
1200     1200    
Catalog     Catalog    
-40 to 85     -40 to 85    
  WQFN    
  48WQFN: 49 mm2: 7 x 7(WQFN)    
  48WQFN    

方框图 (2)

技术文档

数据手册(1)
元器件购买 DS92LV0411 相关库存