SN74GTLP1394 具有独立 LVTTL 端口、反馈路径和可选择极性的 2 位 LVTTL 到 GTLP 可调节边沿速率总线 Xcvrs

SN74GTLP1394是一款高驱动，2位，3线总线收发器，可提供LVTTL至GTLP和GTLP至LVTTL信号 - 级别翻译。它允许透明和反向透明的数据传输模式，具有独立的LVTTL输入和LVTTL输出引脚，为控制和诊断监控提供反馈路径。该器件提供以LVTTL逻辑电平工作的卡与工作在GTLP信号电平的背板之间的高速接口，专门设计用于与德州仪器1394背板物理层控制器配合使用。高速（比标准LVTTL或TTL快约三倍）背板操作是GTLP降低输出摆幅（<1 V），降低输入阈值电平，改善差分输入，OEC ??的直接结果。电路和TI-OPC ??电路。改进的GTLP OEC和TI-OPC电路最大限度地缩短了总线建立时间，并使用多种背板模型进行了设计和测试。高驱动允许在负载较重的背板中进行入射波切换，其负载阻抗等效于11 。

GTLP是Gunning收发器逻辑（GTL）JEDEC标准JESD 8-3的TI衍生产品。 SN74GTLP1394的交流规格仅在优选的较高噪声容限GTLP下给出，但用户可以灵活地在GTL（V _TT = 1.2 V和V _{REF < /sub> = 0.8 V）或GTLP（V TT = 1.5 V且V REF = 1 V）信号电平。}

通常情况下，B端口以GTLP信号电平工作。 A端口和控制输入工作在LVTTL逻辑电平，但具有5 V容差，并兼容TTL和5 V CMOS输入。 V _REF 是B端口差分输入参考电压。

该器件完全指定用于使用I _off 的上电插入应用，上电3 -state和BIAS V _CC 。 I _off 电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。 BIAS V _CC 电路对B端口输入/输出连接进行预充电和预处理，防止在插入或拔出卡时干扰背板上的有效数据，并允许真正的实时插入功能。

该GTLP器件具有TI-OPC电路，可有效限制由于背板不正确，卡分布不均匀或在低电平到高电平信号转换期间出现空隙而引起的过冲。这样可以改善信号完整性，从而在较高频率下保持足够的噪声容限。

高驱动GTLP背板接口设备具有可调边沿速率控制（ERC \）。更改GND和V _CC 之间的ERC \输入电压可调节B端口输出的上升和下降时间。这允许设计人员优化系统数据传输速率和背板负载的信号完整性。

当V _CC 介于0和1.5 V之间时，器件处于高电平状态。上电或断电期间的阻抗状态。但是，为确保高阻抗状态高于1.5 V，输出使能（OE \）输入应通过上拉电阻连接到V _CC ;电阻的最小值由驱动器的电流吸收能力决定。