0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>

FPGA/ASIC技术

电子发烧友本栏目为FPGA/ASIC技术专栏,内容有fpga培圳资料、FPGA开发板、FPGA CPLD知识以及FPGA/ASIC技术的其它应用等;是您学习FPGA/ASIC技术的好栏目。
Xlinx FPGA的DSP设计工具和设计流程

Xlinx FPGA的DSP设计工具和设计流程

因为手上有一块Xilinx的Spartan--3E开发板,前些日子陆陆续续学习了ISE的一般工程开发,熟悉了Xilinx ISE 10.x的软件操作和开发板的使用。近来没有事情,于是乎,又把那开发板拿出来把弄把弄,开...

2017-02-11 标签:FPGA赛灵思Xilinx 4125

FPGA实战开发技巧(9)

FPGA实战开发技巧(9)

FPGA配置方式灵活多样,根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式。典型的主模式都是加载片外非易失( 断电不丢数据) 性存储器中的配置比特流,配置所需的时钟...

2017-02-11 标签:FPGA赛灵思JTAG 2253

FPGA实战开发技巧(8)

FPGA实战开发技巧(8)

FPGA 设计的时序性能是由物理器件、用户代码设计以及EDA 软件共同决定的,忽略了任何一方面的因素,都会对时序性能有很大的影响。本节主要给出大规模设计中,赛灵思物理器件和EDA 软件的...

2017-02-11 标签:FPGA赛灵思eda 1215

谈谈赛灵思的局部重配置技术

这里提到的局部重配置技术(Partial Reconfiguration) 是现场可编程门阵列(呵呵,就是FPGA了) 器件中的一部分。指的是在FPGA其他部分还在正常运行的情况下对其局部进行的重新配置。...

2017-02-11 标签:FPGA赛灵思 2885

FPGA实战开发技巧(6)

FPGA实战开发技巧(6)

时序性能是FPGA 设计最重要的指标之一。造成时序性能差的根本原因有很多,但其直接原因可分为三类:布局较差、逻辑级数过多以及信号扇出过高。...

2017-02-11 标签:FPGA时序性能 1037

FPGA实战开发技巧(7)

通常我们会为工程添加UCF 约束指定时序要求和管脚约束。但是UCF 约束是给MAP,PAR 等实现使用的,综合工具XST 并不能感知系统的时序要求。而为XST 添加XCF 约束却是使实现结果拥有最高频率的关...

2017-02-11 标签:FPGAUCFXCF 1108

利用FPGA的自身特性实现随机数发生器

利用FPGA的自身特性实现随机数发生器

本文主要介绍利用FPGA的自身的特性实现随机数发生器,在Virtex-II Pro开发板上用ChipScope观察随机数序列,以及在PCIe4Base(基于Virtex-4 FPGA)上实现。...

2017-02-11 标签:FPGA 14069

谈谈如何利用FPGA开发板进行ASIC原型开发

谈谈如何利用FPGA开发板进行ASIC原型开发

ASIC设计在尺寸和复杂性上不断增加,现代FPGA的容量和性能的新进展意味着这些设计中的2/3能够使用单个FPGA进行建模。...

2017-02-11 标签:FPGAasic 1258

FPGA实战开发技巧(5)

FPGA实战开发技巧(5)

一般来讲,添加约束的原则为先附加全局约束,再补充局部约束,而且局部约束比较宽松。其目的是在可能的地方尽量放松约束,提高布线成功概率,减少ISE 布局布线时间。典型的全局约束包...

2017-02-11 标签:FPGA周期约束 716

FPGA实战开发技巧(4)

FPGA实战开发技巧(4)

在代码编写完毕后,需要借助于测试平台来验证所设计的模块是否满足要求。ISE 提供了两种测试平台的建立方法,一种是使用HDL Bencher 的图形化波形编辑功能编写,另一种就是利用HDL 语言,相...

2017-02-11 标签:FPGAISE 1197

FPGA实战开发技巧(3)

FPGA实战开发技巧(3)

所谓综合,就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元的逻辑连接( 网表),并根据目标和要求( 约束条件) 优化所生成的逻辑连接,生成EDF 文件。XST...

2017-02-11 标签:FPGA赛灵思 1262

FPGA电路必须遵循的原则和技巧

FPGA电路必须遵循的原则和技巧

在调试FPGA电路时要遵循必须的原则和技巧,才能降低调试时间,防止误操作损坏电路。通常情况下,能够参考以下步骤执行 FPGA硬件系统的调试。...

2017-02-11 标签:FPGA 964

写verilog代码要有硬件的概念

写verilog代码要有硬件的概念

因为Verilog是一种硬件描述语言,所以在写Verilog语言时,首先要有所要写的module在硬件上如何实现的概念,而不是去想编译器如何去解释这个module...

2017-02-11 标签:FPGAVerilog 3034

学好FPGA应该要具备的知识

阅读本文的人群:熟悉数字电路基本知识(如加法器、计数器、RAM等),熟悉基本的同步电路设计方法,熟悉HDL语言,对FPGA的结构有所了解,对FPGA设计流程比较了解。...

2017-02-11 标签:FPGA同步电路 1199

Xilinx中ise原语的使用

IBUFGDS输入全局时钟及DCM分频使用...

2017-02-11 标签:赛灵思XilinxIBUFGDS 5338

解密业界首款16nm产品核心技术

以赛灵思 20nm UltraScale 系列的成功为基础,赛灵思现又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC,凭借新型存储器、3D-on-3D 和多处理SoC(MPSoC)技术,再次领先一代提供了遥遥领先的价值...

2017-02-11 标签:FPGA赛灵思16nm制程 1086

LX110T的板子上跑demo的时候遇到的一些错误的解决办法总结

.前一段时间在玩xilinx送我在跑XUPV5-LX110T,首先跑xilinx给出的XUPV5-LX110T的demo设计,结果发现遇到了一些错误但是自己在网上发现很少有答案,就把自己的一些总结贴出来:...

2017-02-11 标签:XilinxLX110TLX110TXilinx 2226

Xilinx ISE是如何调用ModelSim进行仿真的

Xilinx ISE是如何调用ModelSim进行仿真的

在我们用ModelSim仿真的时候经常是修改一点一点修改代码,这样会造成一个无奈的操作循环:修改代码--->编译代码--->仿真设置--->进入仿真页面--->添加需要观察的波形--->运行仿真...

2017-02-11 标签:XilinxModelSim 11411

记利用compxlibgui工具编译Xilinx库

记利用compxlibgui工具编译Xilinx库

当ISE调用ModelSim进行仿真的时候,如果在FPGA设计中使用了Xilinx提供的的IP core或者其他的原语语句,ModelSim不添加Xilinx相应的库文件的话,是无法仿真的。...

2017-02-11 标签:赛灵思XilinxModelSim 1743

FPGA实战开发技巧(13)

FPGA实战开发技巧(13)

基于IP的设计已成为目前FPGA设计的主流方法之一,本章首先给出IP的定义,然后以FFT IP核为例,介绍赛灵思IP核的应用。...

2017-02-11 标签:FPGA赛灵思IP核 1468

FPGA实战开发技巧(12)

FPGA实战开发技巧(12)

在大规模设计的调试应该按照和设计理念相反的顺序,从底层测试,主要依靠ChipScope Pro 工具。下面主要介绍ChipScope Pro、FPGA Editor 组件的使用方法。...

2017-02-11 标签:FPGAXilinx 871

ISE11.4对XC6SLX150进行开发时遇到的困难和挑战

目前,使用ISE11.4对XC6SLX150进行开发,在时序上遇到一些困难和挑战。痛定思痛,立即进行问题记录,希望能与各位共同进行探讨和分析。...

2017-02-11 标签:UCFISE11.4XC6SLX150 1966

FPGA实战开发技巧(11)

FPGA实战开发技巧(11)

在串行模式下,需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA芯片,其模式选择信号M[2:0]=3’b111...

2017-02-11 标签:FPGA赛灵思 1220

FPGA中的多时钟域设计

在一个SOC设计中,存在多个、独立的时钟,这已经是一件很平常的事情了。大多数的SOC器件都具有很多个接口,各个接口标准都可能会使用完全不同的时钟频率。...

2017-02-11 标签:FPGA多时钟域 1490

论工业控制系统的FPGA设计方法(3)

上次博文简要分析了人们研究使用FPGA来进行工业控制的驱动力,并介绍了FPGA器件与开发工具。随着器件成本的降低和器件性能的上升,FPGA必将在工业控制领域发挥更大的作用。...

2017-02-11 标签:FPGAFPGA设计工业控制 1371

论工业控制系统的FPGA设计方法(2)

论工业控制系统的FPGA设计方法(2)

上次博文简要介绍了人们研究使用FPGA来进行工业控制的驱动力与FPGA器件与工具的介绍,本次介绍FPGA设计方法论中的FPGA体系及其开发工具介绍。...

2017-02-11 标签:FPGAFPGA设计工业控制 1424

组合运用多种智能I/O规划工具能使引脚分配过程变轻松

组合运用多种智能I/O规划工具能使引脚分配过程变轻松

对于需要在PCB板上使用大规模FPGA器件的设计人员来说,I/O引脚分配是必须面对的众多挑战之一。...

2017-02-11 标签:FPGA赛灵思 2090

FPGA与单片机实现数据串行通信的解决方案

本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题,提出FPGA与单片机实现数据串行通信的解决方案。...

2017-02-11 标签:FPGA串行通信 11705

Xilinx DPD 解决方案使用经验(四)

Xilinx DPD 解决方案的Microblaze每执行一次Control_mode(通俗的讲,就是命令),都会返回一个CommandStatus....

2017-02-11 标签:赛灵思XilinxDPD 5025

Xilinx DPD 解决方案架构

自适应计算功放的逆模型。这部分是由MicroBlaze处理器完成。属于DPD软件部分。...

2017-02-11 标签:赛灵思XilinxDPD 4793

编辑推荐厂商产品技术软件/工具OS/语言教程专题