电子发烧友App

硬声App

扫码添加小助手

加入工程师交流群

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>控制/MCU>什么是格雷码

什么是格雷码

收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐
热点推荐

FPGA设计的独热的使用和调试技巧的详细概述

独热在状态机里面使用比价广泛,这一块有些人爱用,有些人嫌烦,有时候可以用用跳转,不过只支持那种一步到底的,中间有分支就不好做了,所以后来还是回到了独热的正道上。
2018-05-05 10:15:198675

二进制与自然二进制的互换分析

其中采用循环二进制编码的绝对式编码器,其输出信号是一种数字排序,不是权重码,每一位没有确定的大小,不能直接进行比较大小和算术运算,也不能直接转换成其他信号,要经过一次变换,变成自然二进制
2020-09-23 16:23:047515

为什么要学数电?一文极速理解数电

:任意相邻的两位之间只相差一位!在正常工作电路中,输入时常会变化,若输入突然变化多个位,很容易导致输出不稳定,有毛刺。若把输入编为,会有不错的效果。
2022-12-27 16:46:116398

异步FIFO设计之

相邻的只有1bit的差异,因此常常用于异步fifo设计中,保证afifo的读地址(或写地址)被写时钟(或读时钟)采样时最多只有1bit发生跳变。
2023-11-01 17:37:312498

两位减法器数字电路设计

目前,针对数字电路研究的主要目标都是为了提高电路的运算速度、降低电路的功耗和减少电路逻辑输出的误差,因此延时、功耗和误差是数字电路三个最重要的性能指标。
2024-02-19 13:36:082355

为什么可以辅助解决多bit跨时钟域的问题​?求解

单bit通过两级同步打拍可以有效的解决亚稳态问题。
2024-03-08 09:02:462754

介绍

介绍
2012-08-14 09:44:20

的规则和应用问题?

今天看到一个计数的程序,搜了下定义,觉得还是云里雾里,定义写的是若任意两个相邻的代码只有一位二进制数不同,则这种编码为。首先数据传输时,如果是两字节数据0x12和0x34,那最后转成
2018-08-20 14:41:36

简介及格与二进制的转换程序

简介及格与二进制的转换程序简介  (英文:Gray Code, Grey Code,又称作葛莱,二进制循环)是1880年由法国工程师Jean-Maurice-Emlle
2011-04-22 09:00:58

FPGA Verilog HDL 设计实例系列连载--------有限状态机设计

关系,因而在状态图中每条转移边需要包含输入和输出的信息。状态编码  数字逻辑系统状态机设计中常见的编码方式有:二进制(Binary)、(Gray)、独热(One-hot)以及二一十进制(BCD
2012-03-09 10:04:18

FPGA初学者的必修课:FPGA跨时钟域处理3大方法

时钟域处理方法如下:打两拍;异步双口RAM;转换。01方法一:打两拍大家很清楚,处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理单bit数据的跨时钟域问题。打两拍的方式,其实
2021-03-04 09:22:51

FPGA:编码&能否用某计数器计数的值作为触发状态机的跳转条件

大家好,我正在学习FPGA关于状态机的知识点。看到书中写到:最大优点在于编码依次变化,相邻两个编码之间只有一位发生变化,这样就不会产生“过渡噪声”。例如:二进制编码0111转换为下一
2017-06-19 20:29:26

dlp4500模式序列投射,当设置pattern exposure:8333,pattern period为9000时其投射出来的图案就乱了,为什么?

dlp4500模式序列投射,但是当设置pattern exposure:8333,pattern period为9000时其投射出来的图案就乱了,我看了一下他的图片连接时间image load timing 每一张都大约100ms请问如何设置呢?
2025-02-26 07:22:03

三种FPGA界最常用的跨时钟域处理法式

时钟域处理方法如下:打两拍;异步双口RAM;转换。01方法一:打两拍大家很清楚,处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理单bit数据的跨时钟域问题。打两拍的方式,其实
2021-02-21 07:00:00

三种跨时钟域处理的方法

的三种方法跨时钟域处理方法如下:  1. 打两拍;  2. 异步双口RAM;  3. 转换。  方法一:打两拍  大家很清楚,处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理
2021-01-08 16:55:23

为什么相对于来说,独热会使用更多的触发器和更少的组合逻辑???

在编写有限状态机时,为什么采用独热会占用更多的触发器和更少的组合逻辑?从FPGA内部结构和数电知识基础上怎样理解???求大神们不吝赐教,多谢。
2016-03-02 00:33:29

二进制与自然二进制的互换

。而绝对式编码器是直接输出数字量的传感器,它是利用自然二进制或循环二进制()方式进行光电转换的,编码的设计一般是采用自然二进制、循环二进制、二进制补码等。特点是不要计数器,在转轴的任意位置
2011-03-08 14:16:59

什么是BCD、8421、余三

的是8421BCD,无权用得较多的是余三,我们通常所说的BCD指的是8421BCD。这些编码跟十进制数对应的关系如下:十进制数 8421BCD 余3
2011-11-03 17:36:24

从ASCII转换为

你好!目前我正在编写一个代码,涉及ASCII字符与其Gray代码等价的转换。我已经为我正在使用的测试代码附加了一个文件。我花了好几个小时试图弄清楚在调用ascii和调用gray之间应该放置什么,以便所有东西都按预期流动,所以我一直试图弄清楚如何确切地告诉代码进行转换。我在想你们是不是能帮上忙或者至少给出你的想法。任何帮助是赞赏!
2020-03-27 09:22:23

使用DLPC350投射时,当切换pattern频率>10frame/s,出现了图像重叠的问题怎么解决?

你好,我在使用DLPC350 投射(8bit深度)时,当 切换pattern频率 > 10frame/s,出现了图像错误或者说 图像重叠的问题: 从图像看,像
2025-02-21 16:03:00

使用MSVC编译器重新生成了DLP_SDK,执行Prepare DLP LightCrafter 4500时,生成的两张编码图片有问题,为什么?

最近完成使用MSVC编译器重新生成了DLP_SDK,并且将TIDA-00254项目也在msvc编译器下重新生成成功,但是在执行Prepare DLP LightCrafter 4500时,生成的两张编码图片有问题,如附件,请问,这种情况是怎么回事?
2025-02-28 06:37:04

利用并行EEPROM存储器实现可编程组合逻辑

可编程逻辑器件(PLD),只不过我们一般将其用作非易失存储器,我们以Atmel的AT28C16为例介绍如何具体实现组合逻辑的设计 首先我们要设计4位的二进制转4位转换器,设一组4位二进制数值,数值按
2015-10-25 22:13:16

单片机系统RAM测试的一般方法

RAM测试方法基于扫描的MARCH改进方法
2020-12-30 07:58:25

如何处理好FPGA设计中跨时钟域问题?

以手到擒来。这里介绍的三种方法跨时钟域处理方法如下:打两拍;异步双口 RAM;转换。01方法一:打两拍大家很清楚,处理跨时钟域的数据有单 bit 和多 bit 之分,而打两拍的方式常见于处理单 bit
2020-09-22 10:24:55

如何设计一个可靠性高、速度高的异步FIFO电路?

通过对FPGA芯片内部EBRSRAM的深入研究,提出了一种利用对地址进行编码的异步FIFO设计方案。
2021-04-13 06:41:03

常用编码(BCD编码、余3反射、奇偶校验)

反射(循环)十进制数 二进制数 十进制数 二进制数 0 0000 0000 8 1000 1100 1 0001 0001 9 1001 1101 2 0010 0011 10
2011-04-11 10:00:29

探寻FPGA中三种跨时钟域处理方法

以手到擒来。这里介绍的三种方法跨时钟域处理方法如下:打两拍;异步双口 RAM;转换。01方法一:打两拍大家很清楚,处理跨时钟域的数据有单 bit 和多 bit 之分,而打两拍的方式常见于处理单 bit
2020-10-20 09:27:37

求一个一种可控4位转换电路设计

求一个一种可控4位转换电路设计。选择合适的芯片设计一个可逆的4位转换电路。当控制信号为1时,它将8421转换为;当控制信号为0时,它将转换为8421
2020-05-25 10:12:53

用与非门74LS00和异或门74LS86设计一可逆的4位变换器

本帖最后由 gk320830 于 2015-3-8 19:55 编辑 设计要求:在控制信号C=1时,将8421转换为;C=0时,将转换为8421;写出设计步骤,列出变换
2012-12-27 21:25:09

用两片与非门74LS00和两片异或门74LS86设计一个可逆的4位转换器,输入有一个控制信号C

以及四位A3A2A1A0,输出为四位Y3Y2Y1Y0。当C=1时,A3A2A1A0为二进制,Y3Y2Y1Y0为,电路将二进制转换成:当C=0时,A3A2A1A0为
2015-10-24 11:03:28

自己写的异步FIFO,使用,跨时钟域同步,请大家给建议

//Asynchronic FIFO //function description//using gray code to synchronic asynchronic signalmoduleAsyncFIFO(wclk,rclk,wen,ren,din,dout,wrst,rrst,rempty,wfull);parameterDataWidth=8,RamDepth =16,AddrWidth=4;//portwriteinputwclk;inputwen;input[(DataWidth-1):0]din;inputwrst;//portreadinputrclk;inputren;inputrrst;//output portoutput[(DataWidth-1):0]dout;outputrempty;//high activeoutputwfull;//high active//regrempty;//regwfull;//wire[(DataWidth-1):0]dout;reg[(DataWidth-1):0]dout;wirerempty_val;wirewfull_val;/*****************************///FIFO MEMORYreg[(DataWidth-1):0]FIFO_RAM[(RamDepth-1):0];//writewire[(AddrWidth-1):0]raddr;//read addresswire[(AddrWidth-1):0]waddr;//write addressreg[AddrWidth:0]rptr_binary;//read pointer with MSBreg[AddrWidth:0]wptr_binary;//write pointer with MSBwire[AddrWidth:0]rptr_gray;//read pointer transform to gray code wire[AddrWidth:0]wptr_gray;//write pointer transform to gray codereg[AddrWidth:0]wptr_gray1;reg[AddrWidth:0]rptr_gray1;//用寄存器输出的原因是,因为在同步到另一个时钟域的时候,必须不经过任何组合逻辑,同步器的第一级对于组合逻辑产生的毛刺很敏感,//同时同步器的两个寄存器要尽量的放的近些。防止设计者加入组合逻辑//synchronic reg variate reg[AddrWidth:0]w_rptr_gray;reg[AddrWidth:0]w_rptr_gray1; reg[AddrWidth:0]r_wptr_gray;reg[AddrWidth:0]r_wptr_gray1;//write and read address generationassignraddr = rptr_binary[(AddrWidth-1):0];assignwaddr = wptr_binary[(AddrWidth-1):0];/*******************the synchronization of asynchronous clock dpmains************///read pointer synchronize to write clockalways @(posedge wclk,negedge wrst)if(!wrst){w_rptr_gray1,w_rptr_gray}
2016-07-04 16:48:19

详细讨论异步FIFO的具体实现???

我在网上看到一篇利用来设计异步FIFO,但是看他们写的一些源码,小弟有些不是很理解,在设计时为什么会出现Waddr和wptr两个关于写指针的问题,他们之间的关系是什么????wptr在定义时候为什么比Waddr多一位呀???
2017-05-19 11:04:13

请问lightCrafter4500怎么投射条纹?

请问:看了几天,没头绪。难道是做成很多副图片,按顺序投射出来的?谢谢
2019-02-13 10:17:48

运行LCr4500 3d程序时报错怎么解决?

,我想用进行3D重建,这个的固件直接生成好的demo吗,还是说要在opencv里自己生成序列重新生成那个bin文件?谢谢!
2025-02-26 06:13:46

绝对值编码器RCS58S

产品介绍:precilec雷恩rcs58s系列,属于雷恩绝对值产品的一个标准类型,外径58mm,单圈16位,输出信号为制SSI同步串行,产品采用严格防尘防水,高的防护等级,ip66/ip67
2022-01-10 14:42:07

计数器的Verilog描述

计数器的Verilog描述
2009-08-03 09:39:5845

PLC中将转换成二进制一种运算方法

介绍了位置检测传感器---绝对值编码器的原理及特点,并介绍了一种在PLC 控制系统中,将编码器的编码转换为二进制编码的一种运算方法及其在位置检测中的应用。实践
2009-08-13 09:28:34173

二进制是什么

算法
jf_97106930发布于 2022-08-08 21:32:41

393 让你秒懂二进制,不懂来打我!

行业芯事经验分享
车同轨,书同文,行同伦发布于 2022-08-10 07:35:01

基于FPGA的正速调整的设计与实现

本文提出了基于FPGA 正速调整的设计方案,采用对地址编码的异步FIFO设计,并利用MAXPLUSⅡ进行编译和仿真。结果表明,设计方法切实可行。
2010-01-13 15:16:0725

#硬声创作季 2.2.1 循环(

数字电路电路设计分析
Mr_haohao发布于 2022-09-01 23:39:15

#硬声创作季 1.4.2 Video0110

fpgaIP Core
Mr_haohao发布于 2022-09-02 09:56:52

异步FIFO的VHDL设计

给出了一个利用对地址编码的羿步FIFO 的实现方法,并给出了VHDL 程序,以解决异步读写时钟引起的问题。
2010-07-16 15:15:4226

简介及格与二进制的转换程序

简介及格与二进制的转换程序 简介  (英文:Gray Code, Grey Code,又称作葛莱,二进制循环)是1880年由
2009-01-16 11:52:525434

风向传感器

和罗盘式等,被广泛应用于气象、海洋、环境、农业、林业、水利、电力、科研等领域。测量原理光电式风向传感器的核心采用绝对式盘编码(四位或七位 ),利用光
2025-01-14 16:15:00

运算研究

运算研究 在数字系统中只能识别0和1,各种数据要转换为二进制代码才能进行处理,是一种无权,采用绝对编码方式,典型
2010-03-18 14:07:201612

#硬声创作季 数字逻辑设计:12.2编码_余3

编码数字逻辑
Mr_haohao发布于 2022-11-04 12:40:18

#硬声创作季 数字电路与系统设计:1.7循环(

数字电路
Mr_haohao发布于 2022-11-04 17:09:48

#硬声创作季 数字电子技术基础:2.3-视频

数字电子技术
Mr_haohao发布于 2022-11-04 17:56:07

[2.6.1]--和检错纠错码

数字逻辑
李开鸿发布于 2022-11-13 00:12:43

数字电子技术基础:2.3 -视频#数字电子技术

电子技术
学习电子发布于 2022-11-13 23:43:20

循环VHDL源程序

我们知道计数的特点就是相邻的码字只有一个比特不同,那么我们在设计计数时找到这个比特取反就是了。找到这个比特的思路: 先将换算成二进制,此二进制
2011-11-11 09:32:232319

转二进制方法

二进位码第n位 = 二进位码第(n+1)位+第n位。因为二进位码和皆有相同位数,所以二进位码可从最高位的左边位元取0,以进行计算
2011-11-11 09:38:438404

辨析

讨论了Gray Code 的由来,剖析了关于的一些不合理说法,明确了其正宗的发明者应该是弗兰克·,正确的英文名称是Gray Code,规范的中文名称是
2011-11-28 16:04:156657

二进制到转换的Verilog HDL源代码

电子发烧友网核心提示: 本例程是Verilog HDL源代码:关于基本组合逻辑功能中二进制到转换的功能实现源代码。注意:程序运行在不同软件平台可能要作一些修改,请注意阅读程
2012-10-15 11:52:003942

(1)#硬声创作季

数字逻辑电路
学习电子发布于 2022-12-30 02:10:34

(2)#硬声创作季

数字逻辑电路
学习电子发布于 2022-12-30 02:11:07

利用指针实现在多时钟域传递数据的FIFO设计

2014-07-09 22:54:406

DX1312EJ说明书(导轨仪表)

联接各品牌的SSI信号传感器 ★SSI信号可同时冗余设备连接PLC的SSI模块和本款仪表 ★强大的信号与电源抗干扰容错功能,更可靠安全 ★单圈10-26位可调,多圈24-29位可调 ★输入信号
2016-04-28 16:59:5912

编码规则_有什么规律

典型的二进制简称,因1953年公开的弗兰克·专利“Pulse Code Communication”而得名,当初是为了通信,现在则常用于模拟-数字转换和位置-数字转换中。法国电讯工程师波特在1880年曾用过的波特相当于它的一种变形。
2018-03-02 14:29:5560398

二进制转公式

在一组数的编码中,若任意两个相邻的代码只有一位二进制数不同,则称这种编码为(Gray Code),另外由于最大数与最小数之间也仅一位数不同,即“首尾相连”,因此又称循环或反射
2018-03-02 14:47:1139921

转和8421的相互转换

属于可靠性编码,是一种错误最小化的编码方式。因为,虽然自然二进制可以直接由数/模转换器转换成模拟信号,但在某些情况,例如从十进制的3转换为4时二进制的每一位都要变,能使数字电路产生很大的尖峰电流脉冲。
2018-03-02 15:23:5850302

与二进制的转换

,又叫循环二进制或反射二进制是我们在工程中常会遇到的一种编码方式,它的基本的特点就是任意两个相邻的代码只有一位二进制数不同,这点在下面会详细讲解到。的基本特点就是任意两个相邻的代码只有一位二进制数不同。
2018-03-02 15:48:5319588

编码器功能实现

编码器是将信号或数据进行编制、转换为可用以通讯、传输和存储的信号形式的设备。属于可靠性编码,是一种错误最小化的编码方式。因为,虽然自然二进制可以直接由数/模转换器转换成模拟信号。
2018-03-02 16:13:2613461

FPGA中的冒险现象和如何处理毛刺

通过改变设计,破坏毛刺产生的条件,来减少毛刺的发生。例如,在数字电路设计中,常常采用计数器取代普通的二进制计数器,这是因为计数器的输出每次只有一位跳变,消除了竞争冒险的发生条件,避免了毛刺的产生。
2018-06-23 08:49:002095

FPGA学习系列:33. 二进制转转二进制的设计

设计背景:典型的二进制(Binary Gray Code)简称,因1953年公开的弗兰克·(Frank Gray,18870913-19690523)专利“Pulse Code
2018-08-28 16:16:033907

利用VHDL语言和对地址进行编码的异步FIFO的设计

FIFO (先进先出队列)是一种在电子系统得到广泛应用的器件,通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、与写时钟同步的写有效(wren)和写数据(wr_data)、与读时钟同步的读有效(rden)和读数据(rd_data)。
2019-08-02 08:10:002872

如何把二进制转换为是如何判断读空写满呢?

在传递读写时钟域的指针使用来传递,如何把二进制转换为是如何判断读空写满呢?
2018-09-15 09:38:199117

编码器基础——这样图案化编码的好处

(Gray Code)因1953年公开的弗兰克.的专利而得名。是二进制循环,其编码最大的特点是任意上下相邻的两个值间,只有一位不同,这样在值上下变化过程中,每次只改变一位
2019-01-11 10:28:4816765

异步FIFO用的原因有哪些

异步FIFO通过比较读写地址进行满空判断,但是读写地址属于不同的时钟域,所以在比较之前需要先将读写地址进行同步处理,将写地址同步到读时钟域再和读地址比较进行FIFO空状态判断(同步后的写地址一定是小于或者等于当前的写地址,所以此时判断FIFO为空不一定是真空,这样更保守)。 将读地址同步到写时钟域再和写地址比较进行FIFO满状态判断(同步后的读地址一定是小于或者等于当前的读地址,所以此时判断FIFO为满不一定是真空,这样更保守
2021-08-04 14:05:215131

转换为二进制编码器的方法

绝对编码器中的传感器输出格序列,需要一些复杂的转换方法才能正确使用。本文展示了如何获取绝对编码器使用的并将其转换为二进制。
2022-05-05 15:41:498256

一文详解编码器

本文介绍,这是绝对编码器与控制器通信所必需的一种特殊二进制排列。
2022-05-05 15:47:1112361

的编制规律

(Gray Code)是由贝尔实验室的弗兰克·(Frank Gray,1887-1969)在20世纪40年代提出,并在1953年取得美国专利“Pulse Code
2022-07-03 11:41:347272

为什么异步FIFO中需要用到

Push信息产生的连续写指针wpt, 通过同步后,在rclk域与rpt进行比较,以产生rclk域的Empty信号。
2022-09-02 11:20:243886

结构光|解码方法

是一种特殊的二进制,在结构光三维视觉中,常常被用于编码。比起我们常见的二进制具有相邻数字的编码只有一位不同的优点,这个优点对于解码而言十分重要,可以减少光解码的错误率。下面我们可以看下如何对结构光用编码,并如何对编码的结构光进行解码。
2022-12-21 11:14:512016

如何对结构光用编码 如何对编码的结构光进行解码

的解码很简单,只要把投影的结构光再还原回十进制数字,我们就能知道相机中的像素点(uc,vc)对应的是投影图片的哪一列(up)了。想要得到一个好的三维重建结果,主要是对相机捕捉到的结构光进行准确的二值化操作,使得相机图片中每个像素点都能够正确解码。
2022-12-21 11:06:112031

如何使用纯进行三维重建?

对于新手来说,使用做单目结构光三维重建是一个入门级的训练。但是在复现时往往会遇到一个问题,明明解码都很不错了,重建后的点云精度却很低,甚至重建出来的平面点云出现断层现象。
2023-01-13 11:41:161930

与二进制转换

是一种循环二进制编码,特点是相邻数变化时只有一位数据跳变。
2023-01-17 11:15:176786

FPGA多bit跨时钟域之(一)

FPGA多bit跨时钟域适合将计数器信号转换为
2023-05-25 15:21:313679

FPGA多bit跨时钟域之(二)

上一篇文章我们讲了二进制转gray,这次我们聊一下gray转二进制
2023-05-25 15:22:072538

异步FIFO-

很多人在面试时被问到为什么异步FIFO中需要用到,可能大部分的答案是可以消除亚稳态。这种回答比较模糊,今天我们就针对这个来深入探讨一下。
2023-08-26 14:20:251655

采用异步FIFO跟标准FIFO有什么区别

异步FIFO包含"读"和"写“两个部分,写操作和读操作在不同的时钟域中执行,这意味着Write_Clk和Read_Clk的频率和相位可以完全独立。异步FIFO的原理很简单,写操作是在写使能有效时,写地址指针(Write_Pointer)逐渐递增,将数据写入存储器的相应位置。读操作是在读使能信号有效时,读地址指(Read_Pointer)逐渐递增,从存储器的相应位置读取数据。
2023-09-14 11:21:452183

关于另外一种设计异步FIFO的简介

设计者为了提升FIFO的速度使用了将二进制计数器和计数器结合在一起的方法,从最开始用一组寄存器来进行到二进制的转换,二进制的递增和二进制的转换,到后来的style#2(如图)。
2023-10-20 10:50:001055

NIDEC(尼得科)DIP开关SH-7010 MA数据手册

?公用端子插脚中心位置?可用输出?良好的视觉性?可水洗?BCD10Position?端接样式:J型引线
2022-09-21 11:37:200

NIDEC(尼得科)DIP开关SH-7010 MB数据手册

?公用端子插脚中心位置?可用输出?良好的视觉性?可水洗?BCD10Position?端接样式:鸥翼
2022-09-21 11:37:210

NIDEC(尼得科)DIP开关SH-7050 MA数据手册

?公用端子插脚中心位置?可用输出?良好的视觉性?可水洗?BCD16Position?端接样式:J型引线
2022-09-21 11:37:220

NIDEC(尼得科)DIP开关SH-7050 MB数据手册

?公用端子插脚中心位置?可用输出?良好的视觉性?可水洗?BCD16Position?端接样式:鸥翼
2022-09-21 11:37:220

NIDEC(尼得科)旋转编码开关SH-7030MA数据手册

符合RoHS标准公用端子插脚中心位置可用输出良好的视觉性可水洗
2022-09-21 11:39:250

NIDEC(尼得科)旋转编码开关SH-7030MB数据手册

符合RoHS标准公用端子插脚中心位置可用输出良好的视觉性可水洗
2022-09-21 11:39:260

NIDEC(尼得科)旋转编码开关SH-7070MA数据手册

符合RoHS标准公用端子插脚中心位置可用输出良好的视觉性可水洗
2022-09-21 11:39:260

NIDEC(尼得科)旋转编码开关SH-7070MB数据手册

符合RoHS标准公用端子插脚中心位置可用输出良好的视觉性可水洗
2022-09-21 11:39:270

已全部加载完成