影响MOSFET性能的一些因素

　　在追求不断提高能效的过程中，MOSFET的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立FET性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。

　　除了器件结构和加工工艺，MOSFET的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板（PCB）布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重Ldi/dt问题。

　　正因为了解电路中晶体管的性能很重要，所以我们将选用半桥拓扑。这种拓扑是电力电子装置最常用的拓扑之一。这些例子重点介绍了同步压降转换器——一个半桥拓扑的具体应用。

　　共源极电感效应

　　

　　图1为具备杂散电感和电阻（由封装键合线、引线框以及电路板布局和互连线带来）等寄生效应的半桥电路。共源电感（CSI）倾向于降低控制FET（高边FET）的导通和关断速度。如果与栅极驱动串联，通过CSI的电压加至栅极驱动上，可使FET处于导通状态（条件：V = -Ldi/dt），从而延迟晶体管的关断。这也会增大控制FET的功耗，如图2所示。

　　

　　更高的功耗会导致转换效率降低。另外，由于杂散电感，电路出现尖峰电压的可能性很高。如果这些尖峰电压超过器件的额定值，可能会引起故障。

　　为了消除或使这种寄生电感最小化，设计人员必须采用类似无引脚或接线柱的DirecFET等封装形式，并采用使互连线阻抗最小化的布局。与标准封装不同，DirecFET无键合线或引线框。因此，它可极大地降低导通电阻，同时大幅降低开关节点的振铃，抑制开关损耗。