0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

并行工程浅谈

DFX设计联盟 2019-05-20 15:43 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

并行工程:指多功能型团队从最初形成阶段开始,所有的专业人员同力协作、同时开发产品及制造工艺的做法。


在传统串行工程的产品开发模式中,产品设计和工艺设计是两个相互独立、顺序执行的过程,这种模式容易造成产品设计过程与加工制造过程脱节,使产品的可制造性、可装配性和可维护性较差,从而导致设计改动难度大,产品开发周期长、成本高,而且质量难以保证,甚至有大量的设计无法投入生产,从而造成了人力和物力的巨大浪费。

并行工程理念的提出,向传统的产品开发模式提出了挑战,它打破了传统设计方法的顺序,将产品设计和工艺设计并行开发


传统和高级的产品开发方法之间最明显的区别是早期是否聚齐了所有的专业人员以及是否能够随时开展工作。这个概念由麻省理工学院在一项耗资500万美元的标志性研究《改变世界的机器:精益生产的故事》(The Machine That Changed the Word: The Story of Lean Production)中提出,作者给出了以下结论:

在最好的日本精益项目中,项目初期参与人数最多,所有相关的专业人士都会参与其中,项目领导者的任务是鼓励整个小组权衡项目中会出现的所有困难,并且达成一致。


并行工程的理念是DFX的核心内容,也是我个人分享DFX知识的原则基础,它强调了周全的前期工作的重要性。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    串行通讯与并行通讯介绍

    按数据传送的方式,通讯可分为串行通讯与并行通讯,串行通讯是指设备之间通过少量数据信号线(一般是8根以下), 地线以及控制信号线,按数据位形式一位一位地传输数据的通讯方式。而并行通讯一般是指使用8
    发表于 12-11 06:52

    一文看懂AI大模型的并行训练方式(DP、PP、TP、EP)

    大家都知道,AI计算(尤其是模型训练和推理),主要以并行计算为主。AI计算中涉及到的很多具体算法(例如矩阵相乘、卷积、循环层、梯度运算等),都需要基于成千上万的GPU,以并行任务的方式去完成。这样
    的头像 发表于 11-28 08:33 1013次阅读
    一文看懂AI大模型的<b class='flag-5'>并行</b>训练方式(DP、PP、TP、EP)

    TensorRT-LLM的大规模专家并行架构设计

    之前文章已介绍引入大规模 EP 的初衷,本篇将继续深入介绍 TensorRT-LLM 的大规模专家并行架构设计与创新实现。
    的头像 发表于 09-23 14:42 734次阅读
    TensorRT-LLM的大规模专家<b class='flag-5'>并行</b>架构设计

    串行通信和并行通信的区别是什么

    串行通信和并行通信是数据传输的两种基本方式,它们在数据传输方式、线路设计、传输效率、应用场景等方面存在显著差异。以下是两者的详细对比: 一、数据传输方式 串行通信 : 逐位传输 :数据按位顺序
    的头像 发表于 07-22 10:55 1843次阅读

    多节点并行处理架构

    多节点并行处理架构(如MPP架构)通过分布式计算和存储实现高性能数据处理,其核心设计及典型应用如下: 一、核心架构特征 非共享架构(Share Nothing)‌ 每个节点拥有独立的计算资源(CPU
    的头像 发表于 06-12 08:18 488次阅读
    多节点<b class='flag-5'>并行</b>处理架构

    300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器 skyworksinc

    图、接线图、封装手册、中文资料、英文资料,300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器真值表,300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器管脚等资料,希望可以帮助到广大的电子工程
    发表于 05-26 18:30
    300 kHz 至 2.0 GHz 5 位数字衰减器,带串转<b class='flag-5'>并行</b>驱动器 skyworksinc

    0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器 skyworksinc

    、接线图、封装手册、中文资料、英文资料,0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器真值表,0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器管脚等资料,希望可以帮助到广大的电子工程师们。
    发表于 05-26 18:30
    0.01 – 4.0 GHz 7 位数字衰减器,带串行和<b class='flag-5'>并行</b>驱动器 skyworksinc

    并行CRC实现

    电子发烧友网站提供《并行CRC实现.pdf》资料免费下载
    发表于 05-20 17:26 0次下载

    读懂极易并行计算:定义、挑战与解决方案

    GPU经常与人工智能同时提及,其中一个重要原因在于AI与3D图形处理本质上属于同一类问题——它们都适用极易并行计算。什么是极易并行计算?极易并行计算指的是符合以下特征的计算任务:任务独立性:子任务
    的头像 发表于 04-17 09:11 663次阅读
    读懂极易<b class='flag-5'>并行</b>计算:定义、挑战与解决方案

    用FPGA并行通信读取位置角度AD2S1210的最快角度更新速率是多少,是1/t16 HZ吗?

    ADI工程师你好,请问用FPGA并行通信读取位置角度 AD2S1210的最快角度更新速率是多少,是1/t16 HZ吗
    发表于 04-16 06:38

    龙芯并行机器研制及应用项目推进会成功举办

    近日,“龙芯并行机器研制及应用项目推进会”在龙芯中科(合肥)技术有限公司举行。推进会由我国并行计算领域权威专家、中国科学院院士陈国良全程指导。来自中国科学技术大学的师生代表和太初(无锡)电子科技有限公司的行业专家参会,共同推进基于龙芯新一代处理器
    的头像 发表于 04-02 10:29 690次阅读

    如何使用FPGA驱动并行ADC和DAC芯片,使用不同编码方式的ADC与DAC时的注意事项

    ADC和DAC是FPGA与外部信号的接口,从数据接口类型的角度划分,有低速的串行接口和高速的并行接口。FPGA经常用来采集中高频信号,因此使用并行ADC和DAC居多。本文将介绍如何使用FPGA驱动并行ADC和
    的头像 发表于 03-14 13:54 1849次阅读
    如何使用FPGA驱动<b class='flag-5'>并行</b>ADC和DAC芯片,使用不同编码方式的ADC与DAC时的注意事项

    浅谈直流有刷电机驱动及调速技术

    ,图1 为 H 桥电机驱动 电路示意图 : 图1 H桥电机驱动电路示意图 点击下方附件查看全文*附件:20250307_浅谈直流有刷电机驱动及调速技术.docx
    发表于 03-07 15:24

    解析DeepSeek MoE并行计算优化策略

    本期Kiwi Talks将从集群Scale Up互联的需求出发,解析DeepSeek在张量并行及MoE专家并行方面采用的优化策略。DeepSeek大模型的工程优化以及国产AI 产业链的开源与快速部署预示着国产AI网络自主自控将大
    的头像 发表于 02-07 09:20 2726次阅读
    解析DeepSeek MoE<b class='flag-5'>并行</b>计算优化策略

    xgboost的并行计算原理

    在大数据时代,机器学习算法需要处理的数据量日益增长。为了提高数据处理的效率,许多算法都开始支持并行计算。XGBoost作为一种高效的梯度提升树算法,其并行计算能力是其受欢迎的原因
    的头像 发表于 01-19 11:17 1590次阅读