0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

并行工程浅谈

DFX设计联盟 2019-05-20 15:43 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

并行工程:指多功能型团队从最初形成阶段开始,所有的专业人员同力协作、同时开发产品及制造工艺的做法。


在传统串行工程的产品开发模式中,产品设计和工艺设计是两个相互独立、顺序执行的过程,这种模式容易造成产品设计过程与加工制造过程脱节,使产品的可制造性、可装配性和可维护性较差,从而导致设计改动难度大,产品开发周期长、成本高,而且质量难以保证,甚至有大量的设计无法投入生产,从而造成了人力和物力的巨大浪费。

并行工程理念的提出,向传统的产品开发模式提出了挑战,它打破了传统设计方法的顺序,将产品设计和工艺设计并行开发


传统和高级的产品开发方法之间最明显的区别是早期是否聚齐了所有的专业人员以及是否能够随时开展工作。这个概念由麻省理工学院在一项耗资500万美元的标志性研究《改变世界的机器:精益生产的故事》(The Machine That Changed the Word: The Story of Lean Production)中提出,作者给出了以下结论:

在最好的日本精益项目中,项目初期参与人数最多,所有相关的专业人士都会参与其中,项目领导者的任务是鼓励整个小组权衡项目中会出现的所有困难,并且达成一致。


并行工程的理念是DFX的核心内容,也是我个人分享DFX知识的原则基础,它强调了周全的前期工作的重要性。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Everspin并行接口MRAM芯片

    在嵌入式系统与工业控制领域,存储芯片既要满足快速读写,又得在掉电时保住关键数据。并行接口MRAM芯片MR256DL08BMA45正是这样一款兼顾速度与可靠性的产品。它基于磁性随机存储技术,拥有近乎
    的头像 发表于 05-06 16:19 359次阅读
    Everspin<b class='flag-5'>并行</b>接口MRAM芯片

    浅谈硬件工程师视角

    作为硬件系统的“心跳”,石英晶振的稳定性直接决定了设备的运行精度与可靠性。从硬件工程师的设计、调试到维护全流程,对晶振的认知不能停留在“频率源”的表层,而需深入其原理与工程特性。一、从等效电路读懂晶
    的头像 发表于 04-27 09:12 182次阅读
    <b class='flag-5'>浅谈</b>硬件<b class='flag-5'>工程</b>师视角

    MAX5480:8位并行DAC的卓越之选

    MAX5480:8位并行DAC的卓越之选 在电子工程师的日常设计中,数模转换器(DAC)是不可或缺的关键器件。今天要为大家详细介绍MAXIM公司的一款8位并行DAC——MAX5480,它采用了小巧
    的头像 发表于 04-18 10:40 279次阅读

    寻找对RISCV众核并行计算感兴趣的伙伴、朋友

    一、我们在RISCV众核并行计算方案包括: 1、众核芯片 自研RISCV CPU IP,和自研NOC IP(片上网络),在单一芯片上利用NOC IP连接几十/几百/几千个以上的CPU核,组成众核芯片
    发表于 03-28 14:41

    寻找对RISCV众核并行计算感兴趣的伙伴

    一、我们在RISCV众核并行计算方案包括: 1、众核芯片 自研RISCV CPU IP,和自研NOC IP(片上网络),在单一芯片上利用NOC IP连接几十/几百/几千个以上的CPU核,组成众核芯片
    发表于 03-28 14:37

    74HC165 8位并行加载移位寄存器:设计工程师的实用指南

    74HC165 8位并行加载移位寄存器:设计工程师的实用指南 在硬件设计领域,各类芯片就像是一座座小巧而精密的智能工厂,它们相互协作,共同搭建起电子产品的智能世界。今天要为大家介绍一款实用的芯片
    的头像 发表于 03-13 14:20 402次阅读

    并行sram芯片介绍,并行sram芯片应用场景

    静态随机存取存储器(SRAM)是一种易失性存储器,即在断电后数据会丢失,但其无需刷新的特性与由晶体管触发器构成的存储单元,确保了在持续供电期间数据的稳定与快速访问。其中,并行SRAM作为一种关键类型
    的头像 发表于 02-02 15:02 510次阅读
    <b class='flag-5'>并行</b>sram芯片介绍,<b class='flag-5'>并行</b>sram芯片应用场景

    请问我的for循环并行结构使用的对吗,网上我没找到太多的介绍并行结构的资料。

    这里我实验for循环并行结构对多个ip地址的模块同时进行初始化,然后建立了一个while循环嵌套事件结构,通过三个事件分别控制所有模块的调零,读取数据和关闭,但是现在程序有bug。 首先我不知道
    发表于 01-09 21:19

    串行通讯与并行通讯介绍

    按数据传送的方式,通讯可分为串行通讯与并行通讯,串行通讯是指设备之间通过少量数据信号线(一般是8根以下), 地线以及控制信号线,按数据位形式一位一位地传输数据的通讯方式。而并行通讯一般是指使用8
    发表于 12-11 06:52

    一文看懂AI大模型的并行训练方式(DP、PP、TP、EP)

    大家都知道,AI计算(尤其是模型训练和推理),主要以并行计算为主。AI计算中涉及到的很多具体算法(例如矩阵相乘、卷积、循环层、梯度运算等),都需要基于成千上万的GPU,以并行任务的方式去完成。这样
    的头像 发表于 11-28 08:33 2165次阅读
    一文看懂AI大模型的<b class='flag-5'>并行</b>训练方式(DP、PP、TP、EP)

    TensorRT-LLM的大规模专家并行架构设计

    之前文章已介绍引入大规模 EP 的初衷,本篇将继续深入介绍 TensorRT-LLM 的大规模专家并行架构设计与创新实现。
    的头像 发表于 09-23 14:42 1504次阅读
    TensorRT-LLM的大规模专家<b class='flag-5'>并行</b>架构设计

    串行通信和并行通信的区别是什么

    串行通信和并行通信是数据传输的两种基本方式,它们在数据传输方式、线路设计、传输效率、应用场景等方面存在显著差异。以下是两者的详细对比: 一、数据传输方式 串行通信 : 逐位传输 :数据按位顺序
    的头像 发表于 07-22 10:55 3452次阅读

    多节点并行处理架构

    多节点并行处理架构(如MPP架构)通过分布式计算和存储实现高性能数据处理,其核心设计及典型应用如下: 一、核心架构特征 非共享架构(Share Nothing)‌ 每个节点拥有独立的计算资源(CPU
    的头像 发表于 06-12 08:18 810次阅读
    多节点<b class='flag-5'>并行</b>处理架构

    300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器 skyworksinc

    图、接线图、封装手册、中文资料、英文资料,300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器真值表,300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器管脚等资料,希望可以帮助到广大的电子工程
    发表于 05-26 18:30
    300 kHz 至 2.0 GHz 5 位数字衰减器,带串转<b class='flag-5'>并行</b>驱动器 skyworksinc

    0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器 skyworksinc

    、接线图、封装手册、中文资料、英文资料,0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器真值表,0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器管脚等资料,希望可以帮助到广大的电子工程师们。
    发表于 05-26 18:30
    0.01 – 4.0 GHz 7 位数字衰减器,带串行和<b class='flag-5'>并行</b>驱动器 skyworksinc